SU648987A1 - Device for expansion and computation of matrix determinants - Google Patents

Device for expansion and computation of matrix determinants

Info

Publication number
SU648987A1
SU648987A1 SU772440773A SU2449773A SU648987A1 SU 648987 A1 SU648987 A1 SU 648987A1 SU 772440773 A SU772440773 A SU 772440773A SU 2449773 A SU2449773 A SU 2449773A SU 648987 A1 SU648987 A1 SU 648987A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
cell
matrix
Prior art date
Application number
SU772440773A
Other languages
Russian (ru)
Inventor
Олег Владимирович Викторов
Леонид Федорович Карачун
Алексей Михайлович Романкевич
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU772440773A priority Critical patent/SU648987A1/en
Application granted granted Critical
Publication of SU648987A1 publication Critical patent/SU648987A1/en

Links

Landscapes

  • Image Analysis (AREA)

Description

рицЫ первыми- входами и выходами соединены в кольцо, вторые входы последних  чеек каждой строки матрицы соединены с первыми входами соответствую 1ДИХ первых входных элементов ИЛИ каждой строки матрицы второй, третий, четвертый и п тый выходы блока управЛенин соединены соответственно с первыми входами вторых входных элементов ИЛИ третьей, четвертой, п той и Шестой строк матрицЕЗ, втопые входы которых соединены соответственно .с выходом первого элемента И, а выходы вторых входных элементов ИЛИ третьей, четвертой, п той и аестой строк мат рицы соединены соответственно с вторыми входами первых,  чеек этих , строк матрицы; выходы первых вхсэдных элементов ИЛИ каждой строки подключены к третьим входам первых  чеек каждой строки матрицы} группа выхоKOS распределител  сигналов соединена с перзой группой входов блока пам ти , причем каждый выход из этой группы выходов подключен к первому Входу соответствующего элемента И в J-OM столбце матрицы; выходы соответ етв-ующих элементов и i-ой строки мат рицы объединены и соединены с соответствувзщими входами блока пам ти и блока определени  нулевого члена, выход которого соединен с вторым вхо дом третьего элемента И,-  чейки матрищз соединены между собой вторыми и третьими входами, и выходами п.оследовательно по строкам и четвертыми и.П тыми входами - выходами параллел HQ.tjo столбцам; второй вкод соответСТвующего элемента И соединен с шестым выходом k j-ofl  чейки, п тые выходы первой  чейки первой строки, вт рой  чейки второй строки,.«., п-ой  чейки п-ой строки подключены к одному входу выходного элемента И каждой строки, другой, вход.которого сое динен с выходом выходного элемента И каждой строки, расположенной в сосед ней нижней строке; выходы выходного элемента И первой строки и выход арифметического блока  вл ютс  выходами устройства; третий вход генератора , вторые входы первого и второго элементов И, вторые входы первык . входных элементов ИЛИ каждой строки  вл ютс  управл ющими входами устрой ств.а, .а также тем, что в каждой k.| чейке первый вход  чейки соединен .с первыми входами триггера и первог элемента И, выход которого соединен с первым :. входом первого элемента И выход первого элемента ИДИ соединен с первым, выходом  чейки, второй вхо  чейки соединен с вторым входом три гера, третий вход  чейки соединен с третьим и четвертым входами триггер и с третьим выходом  чейки, четверт и п тый входы  чейки соединены с пе вым и вторым входами второго элемента ИЛИ, выход которого подключен п тому входу триггера, ко второму ходу первого элемента И и к четверому выходу  чейки; нулевой выход риггера соединен с вторым выходом чейки, единичный выход триггера оединен с вторым входом первого элеента ИЛИ, с п тым и шестым выходаи  чейки. На фиг. 1 показана структурна  хема устройства дл  п-б, где п - по док определител ; на фиг. 2 - струкурна  схема  чейки. Устройство содержит генератор 1, лок 2 определени  знака, блок 3 управени , блок 4 определени  нулевого лена, распределитель 5 сигналов, лок б пам ти, арифметический блок 7, матрицу из п идентичных  чеек 8, элементы И 9, 10, 11, элементы ИЛИ 12, 13, первые входные элементы И 14, вторые входные элементы ИЛИ 15, элементы И 16., выходные элементы И 17 каждой строки, элемент задержки 18. Кажда  из  чеек состоит из триггера 19, элемента И 20, элементов ИЛИ 21, 22, ключа 23. Перед началом работы устройства происходит настройка матричной схемы. Дл  этого замыкаютс  ключи 23 всех  чеек 8, соответствующих .ненулевым элементам матрицы определител . ЭлеMBFiTy матрицы определител , наход щемус  в i-ой строке и j-ом столбце матрицы, соответствует  чейка 8, наход ща с  в i-ой строке и J-OM столбце. На управл ющие входы из генератора 1 и из блока 3 подаютс  сдвинутые относительно друг друга на врем  тг последовательности им- . пульсов. На вход, св занный с первой строкой матрицы, подаетс  последовательность импульсов, имеющих период следовани  Т, на вход св занный с второй строкой - запаздывающа  относительно предыдущей последовательность с периодом Т, на вход третьей строки - с периодом 2Т, на вход четвертой строки - с периодом 6Т, на вход п той строки - с периодом 24Т и т.д. В общем случае период следовани  импульсов равен T(i-I). Блок 3 выступает в качестве делител  частоты импульсов, поступающих на ее вход с генератора 1 с периодом Т. В первом такте работы устройства по входу устройства выдаетс  сигнал длительностью Т (п-1) т + Т , где Су .длительность импульса управл ющей последовательности. Этот сигнал поступает через элементы ИЛИ 14 на входы первых в строке  чеек 8, через элементы И 10 и ИЛИ 13 - на вход записи единицы распределител  сигналов 5 и на вход генератора 1. Генератор 1 вырабатывает управл ющий сигнал первого такта, который поступает на входы  чеек первого столбца, а также на вход блока 3 и через элемент задержки 18 на синхровход распределител  5. При этом происходит запись единицы в первый разр д распределител  5. Кроме того в первом такте в течение действи  входного сигнала в  чейки 8 строк матрицы за писываютс  единицы в следующем по-р дке; в первую  чейку первой снизу строки, во вторую  чейку следующей строки, в третью  чейку третьей сни строки и т.д. и, наконец, в последнюю  чейку верхней строки. Реализуетс  базова  перестановка (1,2,3...п т.е. -В соответствии с заданной пере тановкой сигналы с выходов распреде лител  5 через элементы И 16 проход т на входы блоков 5 и б. Каждое состо ние матричной.схемы соответст вует одному члену раскрытого опреде лител  п-го пор дка, так как, если расположить первые индексы элементов определител  матрицы ... а .JKoтopый равен сум ме произведений вида «п,«п, ,,„ 1Ы.-1 2Л2 ОпЛП «. В пор дке их возрастани , то совокупность вторых индексов образует некоторую перестановку (оС, d, ..-, п ) множества чисел от 1 до п. В течени каждого такта работы устройства i пробегает/Bce разр ды распределител  5, а затем по цепи обратной св зи через элемент ИЛИ 13 записываетс  в первый разр д распределител  5. После вьвдачи каждого синхроимпул са осуществл етс  выборка одного эле мента определител . Сигнал с единич ного выхода распределител  5 поступа ет одновременно,на первый горизонтал ный вход выборки  чейки блока б и на вход eiи вертикальной выборки. При этом происходит выборка и считывание из  чейки, в которой хранитс  элемент а,так как предварительно запись элементов определител  в  чейки блока б осуществл етс  таким образом чтобы эти  чейки образовали матрицу аналогичную матрице определител . После считывани  очередного элемента определител  в блоке 6 вырабатываетс  сигнал, ;определ ющий конец считывани ,.Который Поступает в качестве синхроимпульса на,синхровход распределител  5. Сигнал с второго выхода распределител  5 поступает на второй горизонтальный вход блока б и на Ой вертикальный ,вход блока 6. При этом происходит выборка и считывание из  чейки, в которой хранитс  элемент 02(2-Аналогично происходит выборка остальных элементов, вход щих в данное произведение вида °-io4«z L2« 3 ta-- tv in Вычисление этог произведени  производитс  в арифметическом блоке 7, на вход которого поступают считываемые из блока 6 эле менты определител . Сигнал с последнего выхода распределител  5 определ ет начало ново го такта работы устройства. Этот сигнал поступает на вход генератора 1, который вырабатывает управл ющий сигнал нового.такта Рассмотрим работу устройства после того, как на нем в первом такте была установлена базова  перестановка (1,2,3,4,5,6) дл  случа  когда . Во втором такте единица, записанна  в триггер 19 второй справа  чейки 8 второй сверху строки матриЦК под действием управл ющего сигнала , поступающего на вход данной  чейки , сдвигаетс  в последнюю  чейку 8 этой строки. Единица, записанна  в триггер 19 последней  чейки первой сверху строки, под действием управл ющего сигнала, сдвинутого на отношению к сигналу, действующему на  чейки соседней снизу строки, про ходит через элементы 21 последней  чейки, ИЛИ 14 первой строки и далее через элемент И 20 первой  чейки второй строки, открытую сигналом с выхода элемента ИЛИ 22. На выходе элемента ИЛИ 22 присутствует единичный сигнал, так как в триггере 19 первой  чейки нижней строки записана единица. Единица, поступающа  с выхода элемента ИЛИ 22 не записываетс  3 триггер 19 первой  чейки 8 первой строки, так как его единичный вход закрыт сигналом с выхода элемента ИЛИ 22, заведенным на второй единичный вход триггера 19. За п тактов устройство генерирует все п перестанов,ок. Дл  того, чтобы не производить выборку элементов определител , равных нулю, используетс  блок 4, представл ющий собой схему ИЛИ. После полного перебора всех возможных перестановок на входах каждого элемента И 17 по вл ютс  сигна- , лЫг проход щие на выход верхнего элемента И 17 как сигнал, определ ющий окончание вычксленк  определител . В данном устройстве по сравнению с прототипом HciMHoro уменьшены аппаратурные затраты, а также возможно вычисление значени  определител  и его отдельных членов. Устройство может быть использовано автономно как специализированна  машина,, а также в качестве дополнительного оборудовани  дл  универсальной ЦВМ. изобретени  Формула 1. Устройство дл  раскрыти  и вычислени  определителей матриц, содержащее генератор, блок управлени , блок определени  знака, блок определени  нулевого члена и матрицу из п идентичных  чеек, о т л и ч а ющ е е с   тем, что, с ,целью упрощени  устройства, в него введены элементы И, ИЛИ, распре,делитель сиеналов , блок пам ти и арифметический блок, причем выход генератора соединен с первыми входами блока управлени , первого и второго элементов И, - первых  чеек первой и второй строк матрицы и с первым входом блока определени  знака, второй вход которого соединен с первым выходом блока управлени , а второй выход блока определени  знака - с первым входом арифметического блока, второй вход которого подключен к первому выходу блока пам ти, второй выход блока пам ти соединен с первыми входами первого элемента ИЛИ и третьего элемента И, выход которого подключен к первым входам генератора и второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами распределител  сигналов, выход которого соединен со вторыми входами второго элемента ИЛИ и генератора; выход второго элемента И соединен через,элемент задержки с вторым входом первого элемента ИЛИ и непосредственно с третьим входом второго элемента ИЛИ; п  чеек каждой строки матрицы первыми входами и выходами соединены Ь кольцо, вторые выходы последних  чеек каждой строки матрицы соединены с первыми входами соответствующих первых входных элементов ИЛ каждой строки матрицы; второй, третий , четвертый и п тый выходы блока управлени  соединены соответственно с первыми входами вторых входных элементов ИЛИ третьей, четвертой, п той и шестой строк матрицы, вторые входы которых соединены соответстБвнно с выходом первого элемента И, а выходы вторых входных элементов ИЛИ третьей четвертой, п той и шестой строк матрицы соединены соответственно с вторыми входами первых  чеек этих же строк матрицы выходы первых входных элементов ИЛИ каждой строки подключены К третьим входам первых  чеек каждой строки матрицы; группа выходов распределител  сигналов соединена с первой группой.входов блока пам ти, причем каждый выход из этой, группы выходов подключен к первому входу соответствующего элемента И в j-ом столбце матрицы; выходы соответствующих элементов И i-ой строки матрицы объединены и соединены с соответствующими входами блока пам ти и блока определени  нулевого члена, выход которого соединен со вторым входом третьего элемента И;  чейки матрицы соединены между собой вторыми и третими входами и выходами последовательно по строкам и четвертыми и п тыми входами - выходами параллельно по столбцам; второй вход соответствующего элемента И соединен с шестым выходом К -:-ой  чейки, п тые выходы первой  чейки первой строки, второй  чейки второй строки,..., п-ой  чейки п-ой строки подключены к одному входу выходного элемента И каждой строки, другой вход которого соединен с выходом выходного элемента И каждой строки, расположенной в соседней нижней строке; выходы выходного элемента И первой строки и выход арифметического блока  вл ютс  выходами устройства; третий вход генератора , вторые входы первого и второго элементов И, вторые входы первых входных элементов ИЛИ каждой строки  вл ютс  управл ющими входами устройства .The first inputs and outputs are connected in a ring, the second inputs of the last cells of each row of the matrix are connected to the first inputs of the corresponding DICH first input elements OR each row of the matrix of the second, third, fourth and fifth outputs of the control unit Lenin are respectively connected to the first inputs of the second input elements OR the third, fourth, fifth, and sixth rows of matrixes, the secondary inputs of which are connected respectively to the output of the first element AND, and the outputs of the second input elements OR to the third, fourth, fifth and third lines of the m Attributes are connected respectively to the second inputs of the first, cells of these, rows of the matrix; the outputs of the first environmental elements OR of each row are connected to the third inputs of the first cells of each row of the matrix} the output signal distributor KOS group is connected to the Perz group of memory block inputs, each output from this output group is connected to the first Input of the corresponding AND element in the matrix J-OM ; the outputs of the corresponding ETU elements and the i-th row of the matrix are combined and connected to the corresponding inputs of the memory block and the zero-term-definition block whose output is connected to the second input of the third element AND, the cells of the matrices are interconnected by the second and third inputs, and the outputs are consecutive in rows and fourth and fourth inputs - outputs parallel to the HQ.tjo columns; The second code of the corresponding AND element is connected to the sixth output of the k j-ofl cell, the fifth output of the first cell of the first line, the second cell of the second line, "., the n-th cell of the n-th line are connected to one input of the output element AND of each line , another input of which is connected to the output of the output element AND of each line located in the adjacent bottom line; the outputs of the output element And the first row and the output of the arithmetic unit are the outputs of the device; the third input of the generator, the second inputs of the first and second elements And, the second inputs of the first. the OR input elements of each line are the control inputs of the device, as well as the fact that in each k. | in the cell, the first input of the cell is connected to the first inputs of the trigger and the first element I, the output of which is connected to the first:. the input of the first element And the output of the first IDN element is connected to the first, the output of the cell, the second inlet of the cell is connected to the second input of three heras, the third input of the cell is connected to the third and fourth inputs of a trigger and the third output of the cell, a fourth and fifth vym and second inputs of the second OR element, the output of which is connected to the fifth trigger input, to the second move of the first AND element and to the fourth output of the cell; the zero output of the rigger is connected to the second output of the cell, the single output of the trigger is connected to the second input of the first element OR, the fifth and sixth output of the cell. FIG. Figure 1 shows the structural heme of the device for PB, where n is according to the determinant; in fig. 2 - structural diagram of the cell. The device contains a generator 1, block 2 of the sign definition, block 3 of control, block 4 of the definition of zero len, distributor 5 signals, block b of memory, arithmetic block 7, matrix of n identical cells 8, elements AND 9, 10, 11, elements OR 12, 13, the first input elements AND 14, the second input elements OR 15, the elements AND 16., the output elements AND 17 of each line, the delay element 18. Each of the cells consists of a trigger 19, the element AND 20, the elements OR 21, 22, key 23. Before the device starts operation, the matrix scheme is set up. To do this, close the keys 23 of all the cells 8 that correspond to the non-zero elements of the determinant matrix. ElementMBFiTy of the determinant matrix, located in the i-th row and j-th column of the matrix, corresponds to cell 8, located in the i-th row and J-OM column. To the control inputs from the generator 1 and from the block 3, the sequences im- ported relative to each other are fed by time. pulses. The input associated with the first row of the matrix is supplied with a sequence of pulses having the following period T, the input associated with the second row is delayed relative to the previous sequence with period T, the input of the third row with a period 2T, and the input of the fourth row with period 6T, at the input of the fifth line - with a period of 24T, etc. In the general case, the pulse follow-up period is T (i-I). Unit 3 acts as a frequency divider of the pulses arriving at its input from generator 1 with a period T. In the first cycle of operation of the device, a signal with a duration T (n-1) t + T is output at the device input clock, where Su is the control sequence pulse. This signal goes through the elements OR 14 to the inputs of the first cells in the row of cells 8, through the elements AND 10 and OR 13 to the input of the recording unit 5 of the signal distributor and to the input of the generator 1. The generator 1 generates a control signal of the first cycle, which goes to the inputs of the cells the first column, as well as to the input of block 3 and through the delay element 18 to the synchronous input of the distributor 5. At the same time, the unit is recorded in the first digit of the distributor 5. In addition, in the first cycle, during the input signal, units of 8 rows are written Next in order of p; in the first cell of the first line below, in the second cell of the next line, in the third cell of the third line below, etc. and finally the last cell of the top row. A basic permutation is implemented (1,2,3 ... n, i.e., In accordance with a predetermined rearrangement, the signals from the outputs of the distributor 5 through the elements 16 pass to the inputs of blocks 5 and b. Each state of the matrix circuit corresponds to It belongs to one member of the open definition of the nth order, since if we arrange the first indices of the elements of the determinant of the matrix ... and .JKotoy is equal to the sum of the products of the form "n," n, ,, „1Ы.-1 2Л2 ОЛПП“. In the order of their increase, the set of second indices forms a certain permutation (оС, d, ..-, п) of the set of numbers from 1 to n. each cycle of the device i runs / Bce bits of the distributor 5, and then along the feedback circuit through the element OR 13 is recorded in the first bit of the distributor 5. After the output of each sync pulse, one determinant element is sampled. the distributor 5 is fed simultaneously to the first horizontal input of the cell sample of block b and to the input of the ei and vertical sample, while sampling and reading out of the cell in which element a is stored, since The unit cells in block B are designed in such a way that these cells form a matrix similar to the determinant matrix. After reading the next element of the determinant in block 6, a signal is generated,; the defining end of the readout. Which is supplied as a sync pulse, the synchronous input of the distributor 5. The signal from the second output of the distributor 5 is fed to the second horizontal input of block B and to O, vertical, the input of block 6 At that, sampling and reading from the cell in which the element 02 is stored (2-Similarly, the remaining elements that are included in this product of the form ° -io4 "z L2" 3 ta-- tv in are calculated. This calculation is produced by c in the arithmetic unit 7, the input of which receives the determinant elements read from block 6. The signal from the last output of the distributor 5 determines the start of a new cycle of the device operation. This signal goes to the input of the generator 1, which generates a control signal of the new. operation of the device after the basic permutation (1,2,3,4,5,6) was installed on it in the first cycle for the case when, in the second cycle, the unit recorded in the trigger 19 is the second cell on the right of the second 8 on the top of the matrix line under action pack The equalizing signal arriving at the input of this cell is shifted to the last cell 8 of this line. The unit recorded in the trigger 19 of the last cell of the first row from the top, under the action of the control signal shifted relative to the signal acting on the cells of the row below, passes through the elements 21 of the last cell OR 14 of the first line and further through the AND 20 element of the first cells of the second line opened by the signal from the output of the element OR 22. At the output of the element OR 22 there is a single signal, since the trigger 19 of the first cell of the bottom line contains one. The unit coming from the output of the element OR 22 does not record the 3 trigger 19 of the first cell 8 of the first line, since its single input is closed by the signal from the output of the element OR 22 input to the second single input of the trigger 19. During the n clock ticks, the device generates all n permutations, ok . In order not to sample the determinant elements equal to zero, block 4 is used, which is an OR scheme. After a complete enumeration of all possible permutations at the inputs of each element And 17, there appears a signal-, FLY passing to the output of the upper element AND 17 as a signal defining the end of the inferior detectors. In this device, compared with the prototype HciMHoro, hardware costs are reduced, and it is also possible to calculate the value of the determinant and its individual members. The device can be used autonomously as a specialized machine, as well as additional equipment for a universal digital computer. Formula 1. A device for disclosing and calculating matrix determinants, comprising a generator, a control unit, a sign determining unit, a zero member determination unit, and a matrix of n identical cells, that is, with, simplify the device, the elements AND, OR, spreading, the sienal divider, the memory block and the arithmetic unit are entered, the generator output is connected to the first inputs of the control unit, the first and second elements AND, the first cells of the first and second rows of the matrix and input block definition The second input of which is connected to the first output of the control unit, and the second output of the sign determining unit to the first input of the arithmetic unit, the second input of which is connected to the first output of the memory block, the second output of the memory block is connected to the first inputs of the first OR element and the third element And, the output of which is connected to the first inputs of the generator and the second element OR, the outputs of the first and second elements OR are connected respectively to the first and second inputs of the signal distributor, the output of which is connected to the second inputs s second OR and the generator; the output of the second element And is connected through, the delay element with the second input of the first element OR and directly with the third input of the second element OR; the cells of each row of the matrix are connected to the first inputs and outputs by a ring B, the second outputs of the last cells of each row of the matrix are connected to the first inputs of the corresponding first input elements IL of each row of the matrix; the second, third, fourth and fifth outputs of the control unit are connected respectively to the first inputs of the second input elements OR of the third, fourth, fifth and sixth rows of the matrix, the second inputs of which are connected respectively to the output of the first element AND, and the outputs of the second input elements OR the third fourth , the fifth and sixth rows of the matrix are connected respectively with the second inputs of the first cells of the same rows of the matrix; the outputs of the first input elements OR of each row are connected to the third inputs of the first cells of each row of the matrix; the group of outputs of the signal distributor is connected to the first group of inputs of the memory block, each output from this group of outputs being connected to the first input of the corresponding element AND in the j-th column of the matrix; the outputs of the corresponding elements AND of the i-th row of the matrix are combined and connected to the corresponding inputs of the memory block and the block for determining the zero term, the output of which is connected to the second input of the third element I; cells of the matrix are interconnected by the second and third inputs and outputs sequentially in rows and fourth and fifth inputs - outputs in parallel in columns; the second input of the corresponding element I is connected to the sixth output K -: - oh cell, the fifth outputs of the first cell of the first row, the second cell of the second row, ..., the n-th cell of the p-th row are connected to one input of the output element AND of each row , the other input of which is connected to the output of the output element AND of each line located in the adjacent lower line; the outputs of the output element And the first row and the output of the arithmetic unit are the outputs of the device; the third input of the generator, the second inputs of the first and second elements AND, the second inputs of the first input elements OR of each row are the control inputs of the device.

2. Устройство по п,.1, о т л ичающеес  тем, что в каждой 1с„;;-ой  чейке первый вход  чейки соединен с первыми входами триггера и первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым выходом  чейки, второй вход. чейки соединен с вторым входом триггера, третий вхо  чейки соединён с третьим и.четвертым входами триггера и,с третьим-выходом  чейки, четвертый и п тый входы  чейки соединены с первым и вторы входами второго элемента ИЛИ-, в-ыход которогоподключен к п тому входу триггера,- ко второму входу первого элемента И и к четвертому выходу  чейки; нулевой выход триггеча соединен с вторым выходом  чейки, единичный выход триггера соединен с вторым входом первого элемента ИЛИ с п тым шестым выходами  чейки.2. The device according to claim .1, which is based on the fact that in each 1c „;; - first cell the first input of the cell is connected to the first inputs of the trigger and the first element AND, the output of which is connected to the first input of the first element OR, the output of the first element OR is connected to the first output of the cell, the second input. the cells are connected to the second trigger input, the third inlet cell is connected to the third and fourth fourth trigger inputs and, to the third output of the cell, the fourth and fifth inputs of the cell are connected to the first and second inputs of the second element OR-, the output of which is connected to the fifth to the trigger input, to the second input of the first element I and to the fourth output of the cell; the zero output of the trigger is connected to the second output of the cell, a single output of the trigger is connected to the second input of the first OR element to the fifth sixth output of the cell.

Источники информации, прин тые во внимание при экспертизе .Sources of information taken into account in the examination.

1,Авторское свидетельство СССР 255647, МЛСл.2 G 06 F 15/32, 1967.1, USSR Author's Certificate 255647, MLSL.2 G 06 F 15/32, 1967.

2,Авторское свидетельство СССР №.294144, М.КлГ G Об F 15/32, 1968.2, USSR Copyright Certificate No. 294144, M. KlG G O F 15/32, 1968.

5FliTi W н н п5FliTi W n n p

Ьг4Lg4

« Tj Фиг "Tj Fig

SU772440773A 1977-02-08 1977-02-08 Device for expansion and computation of matrix determinants SU648987A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772440773A SU648987A1 (en) 1977-02-08 1977-02-08 Device for expansion and computation of matrix determinants

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772440773A SU648987A1 (en) 1977-02-08 1977-02-08 Device for expansion and computation of matrix determinants

Publications (1)

Publication Number Publication Date
SU648987A1 true SU648987A1 (en) 1979-02-25

Family

ID=20694503

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772440773A SU648987A1 (en) 1977-02-08 1977-02-08 Device for expansion and computation of matrix determinants

Country Status (1)

Country Link
SU (1) SU648987A1 (en)

Similar Documents

Publication Publication Date Title
US3984815A (en) Time of event recorder
SU648987A1 (en) Device for expansion and computation of matrix determinants
GB1422819A (en) Matrix data manipulator
US3052872A (en) Information storage device
SU1535232A1 (en) Analog memory
SU1476493A1 (en) Unit for solving linear programming transportation problem
SU1290353A1 (en) Correlator
SU769524A1 (en) Information input arrangement
SU1247828A2 (en) Device for correcting time scale
SU842942A1 (en) Device for magnetic recording of digital information
SU922755A1 (en) Combination scanning device
SU1157569A1 (en) Device for recording digital information
US3184721A (en) Waveform time compression system
SU1377853A1 (en) Random semi-markovian process generator
SU830377A1 (en) Device for determining maximum number code
JPS57705A (en) Operating method of ladder circuit input part on column cycle system
SU656081A1 (en) Information registering device
SU1124276A1 (en) Interface
SU576574A1 (en) Device for scanning combinations
SU1298804A1 (en) Shift register
SU1509992A1 (en) Device for digital magnetic recording
SU1272332A1 (en) Generator of random binary numbers
SU1335993A1 (en) Random process generator
US2963223A (en) Multiple input binary adder employing magnetic drum digital computing apparatus
SU1285521A1 (en) Device for generating graphic information on screen of television receiver