Claims (2)
выходами первого и второго регистров, выход второго регистра подключен к первому входу первого регистра и ко входу цй4фовой линии задержки, выход которой соединен с первым входом второго ре гистра, вторые входы первого и второго регистров подключены к выходу выходного регистра, выход коммутатора кажд го канапа соединен с соответствующим входом распреде- игек ВЬТХОДЬЕ которого соединены со вторьумк входами бпо- ков умножени . На чертеже изображена бпок-схема описьтаемого коррелгстора. Он содержит; анапого-цифровой преобразоватепь 1 с .регистром 2, общий анапого-цифровой . преобразоватепь 3, регистры 4,5, ком мутатор 6 сомножитепей, цифрова пини задержки 7,., распредепитепь 8 канапов , блок умножени . 9, блок усреднени 1О. Коррел тор состоит из М каналов, каждьй из которых содержит аналогоцифровой преобразователь (АЦП) 1, выхош Ой регистр 2, который своими выходами подключен к соответствующим входам регистров 4 и 5. Выходы регис ров 4 подключены к одним входам коммутаторов 6 сомножителей, а выходы регистров 5 по цключены ко входам циф ровых линий 7 задержки, выходы которых соединены со вторыми входами регистров 5, и вторым входом регистров 4, и коммутаторов С сомножителей, вы ходы которых пошслючены ко входам распределител 8 каналов. Выходы распределител 8 каналов подключены к одним входам соответствующих блоков умножени 9, вторые входы которых соединены с выходом выхошюго регист ра 2, подключенного своим входом к АЦП 3, Выходы блоков умножени 9 соединены со входами блоков усреднени 10. 1Тод воздействием управл ющих импульсов , запускающих аналого-цифровые преобразователи 1, последовательно в пор дке возрастани номера канала с частотой дискретизации исходных нроце сов заполн ютс регистры 2, При ера-, батывайии АЦП М-pro и запол нени соответствующего регистра 2 от- счеты по всем каналам поступают в. регистры 5,откуда .они переписьтаютс в цифровую пинию 7 задержки и одн временно через коммутатор 6 и распре делитель 8 канапов поступают на- одни входы блоков 9 соответствующих каналов . На вторые входы блоков умножени 9 поступает отсчет, произведенный в один момент времени с преобразователем М-ого канапа и наход щийс в соответствующем регистре 2 блока ум- ноженип. Результаты перемножени отсчетов поступают в блоки усреднени 10, В послед Юшие моменты врекзени до прихода в регистр 2 первого канапа следующего отсчета в регистр 5 с тактовой частотой работы цифровой задержки 7 считьтаютс ранее записанные в ней отсчеты в пор дке, обратном поступлению, и через коммутатор б и распределитель 8 каналов подаютс на одни входы тех же блоков умножени , На прот жении всего цикла вычислений (до прихода следук его отсчета в ре гистр 2 первого канала) в регистре 2 общего аналого-цифрового преобразовател хранитс отсчет, сн тый в один момент времени с отсчетом, хранимым Э регистре 2 М-ого канала, а распределитель 8 коммутирует сомножитель первого канала на вход блока умножени первого канала, сомножитель второго канапа на вход бпока умноже ни второго канала и т. д. Таким образом , между сомножител ми первого и общего каналов временной сдвиг равен (М-1)ДС , (2 М - l)/iC , (ЗМ-1) дТ...между сомножител ми второго и общего каналов - (М-2), (), (ЗМ-2) ,.. и т. д, С приходом следующего отсчета в регистр 2 первого канала и регистр 2 общего канала (они совпадают по времени ) цикл вычислений производитс аналогично во всех каналах за исключением первого, В первом канале считьгеание с линии задержки 7 и регистр 5 отсчета, записанного в линию задержки 7 в. предыдущем цикле, совпадает по времени с перезаписью нового отсчета из регистра 2 И коммутации его коммутатором 6 на вход распределител 8 канапов. Таким образом, в первом канале ;сдвиг во вре мени между сомножител ми (отсчетом первого канала и отсчетом, наход щимс в. регистре 2 общего канала) равен О jAtT, во втором - (M-l)AC, в третьем (М-2) Atr и т. д. Распределитель 8 каналов коммутиру ет сомножители следующим образом: с первого канала на блок умножени . 9 М-ого канала, со второго канала на блок умножени 9 первого канала, с третьего канала на блок 9 второго канала и т„ д. Таким образом,сомножители сдвигаютс на один канал Б сторону уменьшени номера канала . Считывание поспедук дих отсчетов с цифровой ЛИНИЙ 7 первого канапа iв регистр бсопровождаетс перезаписью пр дыдугаего отсчета в регистр 4 и коммутаци ей его на вход распре делител 8 каналов. Така последовательность работы сохра н етс на прот жении всего цикпа до прихода спедуюшего отсчета в приемный регистр 2 второго канала. По приходу следующего отсчета в приемный регистр 2 второго канала и регистр .3 общего цикл вычислений прои ходит аналогич о ранее описанному во всех каналах за исключением первых двух, где последовательность вычислений соответствует описанному выше дл первого канала, а сомножители распределителем 8 каналов сдвигаютс на два канала в сторону уменьшени номера канала. Така тенденци последовательности работы сохран етс до прихода спедуюшего отсчета в приемный регистр 2 М-ого канала, с приходом которого весь описанный алгоритм работы повтор етс . Введение дополнительных регистров, а также коммутатора и распредепигел t каналов позвол ет распараллеливать вы числение коррел ционных функций по идентичным каналам при исследовании случайных процессов как со слабо, так и с сильно коррелированной выборкой, т. е. с потерей и без потерь информации между отсчетами, что дает возможность обрабатьгаать кратковременные быстропротекающие процессы в реальном масштабе времени. Формула изобретени Многоканальный коррел тор, содержа щий в канале аналого-цифровой преобразователь, соединенный с выходным регистром, цифровую пинию задержки , блок умножени , выход которого подключен к блоку усреднени , дополнительный аналого-цифровой преобразователь, соединенный с дополнительным выходным регистром, выход которого соединен с первыми входами блоков умножени каждого канала, входы всех аналого-цифро вых преобразователей объединены и вл ютс входом, коррел тора, отличающийс тем, что, с иелью повышени точности, в коррел тор введен распределитель и в каждый канал первый и второй регистры и коммутатор, причем в каждом канале первый и второй входы коммутатора соединены соответственно с выходами первого и второго регистров, выход второго регистра подключен к первому входу первого регистра и ко входу цифровой линии задержки, выход которой соединен с первым входом второго регистра, вторые входы первого и-второго регистров подключены к выходу выхошюго регистра, выход коммутатора каждого канала соединен с соответствующим входом распредепител , выходы которого соединены со вторыми входами блоков умножени . ; Источники информации, прин тые во внимание,при экспертизе 1.Жовинский В. Н., Лрховский В. Ф. Коррел ционные устройства. М.,Энерги , 1974. Outputs of the first and second registers, the output of the second register is connected to the first input of the first register and to the input of the 4th delay line, the output of which is connected to the first input of the second register, the second inputs of the first and second registers are connected to the output of the output register, the output of the switch of each kanap is connected with the corresponding input of the distribution of terminals whose output is connected to the second inputs of the multiplication inputs. The drawing shows the bpok-scheme of the described correlation. He contains; Anapo-digital converter 1 with. Registry 2, general anapo-digital. Conversion 3, registers 4.5, commutator 6 multipliers, digital delay 7,., distribution of 8 channels, multiplication unit. 9, averaging unit 1O. The correlator consists of M channels, each of which contains an analog-to-digital converter (ADC) 1, output register 2, which by its outputs is connected to the corresponding inputs of registers 4 and 5. Registers outputs 4 are connected to the same inputs of switch 6 factors, and the outputs of registers 5 are connected to the inputs of digital delay lines 7, the outputs of which are connected to the second inputs of registers 5, and the second input of registers 4, and commutators C of factors, whose outputs are connected to the inputs of the distributor of 8 channels. The outputs of the distributor 8 channels are connected to the same inputs of the respective multiplication blocks 9, the second inputs of which are connected to the output of the downstream register 2 connected to the A / D converter 3 by their outputs. The outputs of the multiplying blocks 9 are connected to the inputs of the averaging blocks 10. 1 TOD by means of control pulses triggering the analog -digital converters 1, successively in order of increasing the channel number with the sampling frequency of the original sensors, registers 2 are filled, When the Era-, and the ADC M-pro are filled, and the corresponding register 2 is filled from Ety on all channels coming in. registers 5, from where. they are rewritten to digital delay line 7 and, simultaneously, through the switch 6 and the distributor 8 of the tapes, the inputs of the blocks of 9 corresponding channels arrive. The second inputs of the multiplication units 9 are counted at the same time as the converter of the M-th canap and located in the corresponding register of the 2 blocks of the multiplier. The results of the multiplication of the samples go to averaging blocks 10, At the subsequent points, before the first cannon of the next count arrives in register 2 into register 5, the digital delay 7 with the clock frequency of the digital delay 7 counts the previously recorded counts in order, inverse to the arrival, and through switch b and the distributor 8 channels are supplied to the same inputs of the same multiplication units. Throughout the entire calculation cycle (until the arrival of its countdown in the register 2 of the first channel) in register 2 of the general analog-digital converter is stored the readout taken at the same time as the readout stored in the E register of the 2nd M-th channel, and the distributor 8 switches the multiplier of the first channel to the input of the multiplying unit of the first channel, the multiplier of the second canap to the input multiply than the second channel, etc. Thus, between the factors of the first and common channels, the time shift is equal to (M-1) DS, (2M - l) / iC, (ЗМ-1) dT ... between the factors of the second and common channels - (M-2) , (), (ЗМ-2), .. and so on. With the arrival of the next reference in register 2 of the first channel and register 2 of the common channel (they coincide in time), the cycle in Calculations are performed similarly in all channels except for the first one. In the first channel, split the delay from the delay line 7 and the register 5 of the countdown written to the delay line 7 in. the previous cycle, coincides in time with overwriting the new reference from register 2 and switching it with switch 6 to the input of the distributor 8 channels. Thus, in the first channel; the time shift between the factors (the count of the first channel and the count, located in the common channel register 2) is O jAtT, in the second - (Ml) AC, in the third (M-2) Atr etc. The distributor of 8 channels commutates the factors as follows: from the first channel to the multiplication unit. 9th M channel, from the second channel to the multiplication unit 9 of the first channel, from the third channel to the second channel block 9 and so on. Thus, the multipliers are shifted to one channel B to the side of decreasing the channel number. The reading of the sample rate from the digital LINE 7 of the first canal i of the register is accompanied by the rerecording of the double counting into the register 4 and switching it to the input of the distributor of 8 channels. Such a work sequence is preserved for the entire cycp until the arrival of the co-ordinate count in the receive register 2 of the second channel. Upon the arrival of the next reference to the receiving register 2 of the second channel and the register .3 of the general calculation cycle, the same procedure is used previously described in all channels except the first two, where the calculation sequence corresponds to that described above for the first channel, and the multipliers by the distributor 8 channels are shifted by two channels in the direction of decreasing the channel number. Such a tendency of the work sequence is preserved until the arrival of a slower reference to the reception register of the 2 M channel, with the arrival of which the entire described operation algorithm is repeated. The introduction of additional registers, as well as the switch and distribution channels of t channels, allows paralleling the calculation of correlation functions on identical channels in the study of random processes with both weak and strongly correlated sampling, i.e., with loss and without loss of information between samples, what gives the chance to process short-term fast processes in real time. Invention Multi-channel correlator, containing an analog-digital converter connected to an output register in a channel, digital delay line, a multiplication unit whose output is connected to an averaging unit, an additional analog-digital converter connected to an additional output register connected to an output the first inputs of the multiplication units of each channel, the inputs of all the analog-to-digital converters are combined and are the input, a correlator, characterized in that, with the aim of increasing accuracy, the correlator is a distributor and in each channel the first and second registers and the switch, with each channel having the first and second inputs of the switch connected respectively to the outputs of the first and second registers, the output of the second register is connected to the first input of the first register and to the input of the digital delay line, output which is connected to the first input of the second register, the second inputs of the first and second registers are connected to the output of the outgoing register, the switch output of each channel is connected to the corresponding input of the distributor, you the strokes of which are connected to the second inputs of the multiplication units. ; Sources of information taken into account in the examination 1. Zhovinsky V. N., Lrhovsky V. F. Correlation devices. M., Energie, 1974.
2.Авторское свидетельство СССР №292169,Q 06 F 15/34, 1971.2. USSR Author's Certificate No. 292169, Q 06 F 15/34, 1971.