мента ИЛИ и нулевым входом второго триггера, п тый выход дешифратора со единен с третьим входом первого элемента ИЛИ и со счетнЕли входом первого триггера, шестой выход дешифратора со единен с четвертыми, входами элементов ИЛИ, выходы которых соединены с единичными входами соответств1ующих триггеров . Элемент Исключакидее ИЛИ выдел ет неравнозначное состо ние триггеров, дешифратор при наличии тактирующего сигнала в соответствии с кодом, поступагацим по информационным шинам и сигналом на выходе элемента Исключающее ИЛИ, вырабатывает на своих выходах сигналы, переключающие триггеры в требуемое состо ние. На чертеже изображена функциональна схема устройства дл формировани и хранени вычетов по модулю три. Описываемое устройство содержит два триггера 1 и 2, элементы ИЛИ 3 и 4, элемент Исключающее ИЛИ 5, дешифра тор 6, вход установки в О 7, вход тактовых сигналов 8 и два информационных входа четного 9 и нечетного 10 разр дов. Первый вход дешифратора 6 соединен со входом тактовых сигналов 8, его второй вход - с информационным входом четного разр да 9, третий вход - с информационным входом нечетного разр да 10, а четвертый вход - с выходом элемента Исключающее ИЛИ 5. Входы эле мента Исключающее ИЛИ 5 соединены соответственно с нулевыми выходами триг геров 1 и 2 устройства. Первый выход дешифратора б соединен с первыми входами элементов ИЛИ 3 и 4, второй выход - с нулевым входом триггера 1 и вторым входом элемента ИЛИ 4. Третий выход дешифратора 6 соединен со счетным входом триггера 2 и вторым входом элемента ИЛИ 3, четвертый выход дешиф ратора 6 соединен с нулевнм входом триггера 2 и третьим входом элемента ИЛИ 3, п тый выход дешифратора б соедивен со счетным входом триггера 1 и третьим входом элемента ИЛИ 4 и шес той выход дешифратора б соединен с четвертыми входами элементов ИЛИ 3 и 4, выходы которых соединены с единич ными входами соответствующих триггеро 1 и 2. Вход установки в О 7 соеди нен с нулевыми входами триггеров 1 и the OR input and the zero input of the second trigger, the fifth output of the decoder is connected to the third input of the first OR element, and the counting input of the first trigger, the sixth output of the decoder is connected to the fourth, inputs of the OR elements, the outputs of which are connected to the single inputs of the corresponding triggers. The Exclude element OR highlights the unequal status of the triggers, the decoder in the presence of a clock signal in accordance with the code received on the information busses and the output signal of the Exclusive OR element, produces signals at its outputs that switch the triggers into the desired state. The drawing shows a functional diagram of the device for forming and storing modulo-three residue. The described device contains two triggers 1 and 2, the elements OR 3 and 4, the element Exclusive OR 5, the decoder 6, the installation input in O 7, the input of clock signals 8 and two information inputs of even 9 and odd 10 bits. The first input of the decoder 6 is connected to the input of clock signals 8, its second input is connected to the information input of an even digit 9, the third input is connected to the information input of an odd bit 10, and the fourth input is connected to the output of the Exclusive OR element 5. The inputs of the Exclusive OR element 5 are connected respectively with zero outputs of triggers 1 and 2 devices. The first output of the decoder b is connected to the first inputs of the elements OR 3 and 4, the second output - to the zero input of the trigger 1 and the second input of the element OR 4. The third output of the decoder 6 is connected to the counting input of the trigger 2 and the second input of the element OR 3, the fourth output of the decoder 6 is connected to the zero input of trigger 2 and the third input of the element OR 3, the fifth output of the decoder b is connected to the counting input of the trigger 1 and the third input of the element OR 4 and the sixth output of the decoder b is connected to the fourth inputs of the elements OR 3 and 4, the outputs of which are connected with one GOVERNMENTAL ich respective trigger inputs 1 and 2. Log installation O 7 Cpd nen with zero inputs of flip-flops 1 and
Вход 8 Вход 9 Вход 10Input 8 Input 9 Input 10
Выход элемента Искл. ИЛИItem Exit Excl. OR
Выход дешифратора б Устройство дл формировани и хранени вычетов по модулю три работает следующим образом. В исходное состо ние триггеры 1 и 2 устанавливаютс сигналом по входу 7. На второй и треустановки в тий входы дешифратора 6 по входам 9 и 10 подаетс код слова, контролируемый по модулю три, на первый вход этого дешифратора 6 по входу 8 подаетс тактовый сигнал, синхронный с поступившей кодовой посылкой и не завис щий от ее значени . На четвертый вход дешифратора б сигнал поступает, когда триггеры 1 и 2 имеют неравнозначное состо ние. В табл. 1 дано соответствие возбуждаемого выхода дешифратора в зависимости от кода, поступившего на его входы. В табл. 2 приведены коды вычетов, формируемые на триггерах 1 и 2 предпагаемого устройства в соответствии с их состо нием и значением подаваемых кодовых посылок по входам 9 и 10. Из табл. 2 видно, что все вычеты по модулю три дл любой комбинации кодов слова формируютс в обратном коде. Предлагаемое устройство дл формировани и хранени вычетов по модулю три обладает р дом технических преимуществ , основным из которых вл етс то, что дл кодов, числовые эквивален ты которых кратны трем, формируетс код вычета 11, отличный от нулей. Это позвол ет отличить полное отсутствие передачи информации в устройство от поступлени в него кода 00.. свою очередь, повышает функциональную надёжность устройства и достоверность контрол информации. Предлагаемое устройство обладает расширенной областью применени , так как без каких-либо доработок может быть использовано в устройствах сопр жени цифровых вычислительных машин с периферийными устройствами, в которых формирование, хранение и контроль вычетов осуществл етс как при поразр дном поступлении кодовой комбинации , так и при подаче кодовых посылок парами позиций (нечетного и четного ) разр дов. Таблица 1Decoder Output B A device for forming and storing modulo-three residue works as follows. Triggers 1 and 2 are reset to the initial state by a signal on input 7. A word code controlled modulo three is fed to the second and three sets of inputs of the decoder 6, inputs 9 and 10, and a clock signal is fed to the first input of this decoder 6, synchronous with the received code sending and not dependent on its value. The fourth input of the decoder b signal arrives when the triggers 1 and 2 have an unequal state. In tab. 1 shows the correspondence of the excited output of the decoder depending on the code received at its inputs. In tab. Table 2 lists the deduction codes formed on the triggers 1 and 2 of the intended device in accordance with their state and the value of the supplied code messages on inputs 9 and 10. From the table. 2, it is clear that all modulo three residues for any combination of codes of the word are formed in the inverse code. The proposed modulo-3 device for the formation and storage of deductions has a number of technical advantages, the main of which is that, for codes whose numerical equivalents are multiples of three, a deduction code 11 is formed that is different from zero. This makes it possible to distinguish the complete absence of information transfer to the device from the arrival of code 00 into it. This, in turn, increases the functional reliability of the device and the reliability of the information control. The proposed device has an extended field of application, since without any modifications it can be used in interfaces of digital computers with peripheral devices, in which the formation, storage and control of deductions are carried out both during bitwise receipt of a code combination, and during submission code parcels in pairs of positions (odd and even) bits. Table 1
Таблица 2table 2