SU602873A1

SU602873A1 - Arrangement for computing gravity center of pulses

Info

Publication number: SU602873A1
Application number: SU762344701A
Authority: SU
Inventors: Петр Александрович Тревогин; Раймонд Васильевич Агеев; Ефим Борисович Рихтер
Original assignee: Предприятие П/Я А-7284
Priority date: 1976-04-01
Filing date: 1976-04-01
Publication date: 1978-04-15

Description

тельно соединенных сумматоров, а выхой логического элемента Запрет соединенconnected adders, and the output of the logical element of the ban is connected

со входом реверсивного счетчика, которого подключен ко входу логическоеiro элемента И, введены блок кодирова- «и ,-блок сукилированй и вычитани , арифметический вычислитель и цифровой пороговый элемент/ причем вход блока кодировани соединен со входом устройства , а его выход подключен ко второ- му входу первого из упом нутых сумматоров и первому входу блока суммировани и вычитани , второй вход которого соединен с выходом логического элемента И, третий вход через цифровой пороговый элемент соединен с выходом арифметического вычислител , а выход бло-ка суммировани и вычитани соединен со вторым входом реверсивного счетчика , при этом первый и второй входы арифметического вычислител соединены с выходами упом нутых сумматоров, а третий вход арифметического вычислител соединен с выходом логического элемента И. .with the input of the reversible counter, which is connected to the input of the logical element I, entered a coding-block and, -c block and subtraction block, an arithmetic calculator and a digital threshold element / and the input of the coding block is connected to the input of the device, and its output is connected to the second the input of the first of the mentioned adders and the first input of the summation and subtraction unit, the second input of which is connected to the output of the logical element AND, the third input through the digital threshold element is connected to the output of the arithmetic calculation bodies and yield blo Single summing and subtraction coupled to the second input of down counter, said first and second inputs of the arithmetic calculator connected to the outputs of said adders, a third input of the arithmetic calculator connected to the output of NAND gate VI.

Структурна электрическа схема устройства приведена на чертеже.The structural electrical circuit of the device is shown in the drawing.

Устройство содержит блок кодировани 1, элемент задержки 2, логический блок Запрет 3, сумматор 4, блок суммировани 5, сумматор 6, арифметический вычислитель 7, цифровой пороговый элемент 8, реверсивный счетчик 9, логический .элемент И 10, блок управлени 11.The device contains a coding unit 1, a delay element 2, a logical block Prohibitor 3, an adder 4, a summation unit 5, an adder 6, an arithmetic calculator 7, a digital threshold element 8, a reversible counter 9, a logical element 10, a control unit 11.

На вход 12 подан входной сигнал, а выходной сигнал снимаетс с выхода 13. An input signal is applied to input 12, and the output signal is removed from output 13.

Источники питани и сигналов на чертеже не показаны.The power sources and signals are not shown in the drawing.

Работа устройства состоит в следующем ..The operation of the device is as follows.

Импульс произвольной формы и длительности поступает на входы блока 1 и элемента 2 задержки. Преобразованный рмпульс в виде последовательности равноотсто щих значений Х ,Х,, .. .рс , . .., представленных в виде двоичного параллельного кода,поступа,ет на вход сумматора 4,в котором каждое.очередное значение Х| прибавл етс к ранее накопленной сумме и, таким образом, последовательно формируютс величины A pulse of arbitrary shape and duration goes to the inputs of block 1 and delay element 2. The transformed impulse in the form of a sequence of equally spaced values of X, X ,, ..pc,. .., presented in the form of a binary parallel code, enters, em to the input of the adder 4, in which every single value X | is added to the previously accumulated amount and, thus, the values

, , (1), , (one)

(т а 1,2,...)которые подаютс на вход сумматора 6, в котором, формируетс последовательность сумм второго пор дка , т.е. последовательность величин(m 1,2, ...) which are fed to the input of the adder 6, in which a sequence of second order sums is formed, i.e. sequence of values

П Т1 ТПTP1 TP

I ч, (2) I h, (2)

1ЛЦ тч 1«1 -. 1LTS PM 1 "1 -.

(т1- 1,2,...). Величину Т. после простых преобразований можно записать в вид . Т .()х Сигналы с сумматоров 4 и 6 поступают на вход арифметического вычислител 7. Здесь текущие .суммы $„ и Т .сравниваютс между собой, но не не ifLOc efs cfBeHHOj Т сдвинута относително &. вправо на фиксированное число К двоичных разр дов. Это равносильно сравнению между собой величин &п, и Тр. Момент времени, когда осущестjQ витс неравенство(p1-1, ..., ...). The value of T. after simple transformations can be written in the form. T. () x Signals from adders 4 and 6 are fed to the input of the arithmetic calculator 7. Here the current amounts $ and T are compared with each other, but not ifLOc efs cfBeHHOj T are shifted relative to & to the right by a fixed number K of binary bits. This is tantamount to a comparison between the values of & n, and Tr. The moment in time when the implementation of the QQ inequality

(S) (S)

. фиксируетс цифровым пороговым элементом 8.. fixed by digital threshold element 8.

jg Чискло к априорно выбираетс так, чтобы величина 2 превысила половину максимальной длительности входного импульса .jg The number to a priori is chosen so that the value 2 exceeds half the maximum duration of the input pulse.

Пусть TL - момент строгого выполнени неравенства (3) ,, .цLet TL be the moment of strict fulfillment of inequality (3) ,, .ц

- п 2. Т„- n 2. T „

С учетом равенства -(2) имеемGiven the equality - (2) we have

ПоBy

S. gx, i- f(n-L.i)x.-.2- IC-b- L (А)S. gx, i- f (n-L.i) x .-. 2- ic-b-l (a)

(следует, помнить, что при , но в сумматоре 6 суммы продолжают увеличиватьс и с момента Лд до п ).(it should be remembered that when, but in the adder 6, the sums continue to increase from the moment Ld to n).

Введем обозначени :We introduce the notation:

ПоПцPoPts

Ч, . H.

L L

Величину P можно интерпретировать как вес, а М- как статический момент импульса. Отношение М/Р есть абсцисса центра т жести импульса. В этих обозначени х соотношение (4) за пишетс в видеThe value of P can be interpreted as a weight, and M as a static angular momentum. The ratio M / P is the abscissa of the center of the gravity of the pulse. In these designations, the relation (4) is written as

Р 2 Сп-1-1)Р-М ,P 2 Sp-1-1) PM,

откудаfrom where

n.i-z- (S)n.i-z- (S)

Равенство (5). показывает, что момент совпадени суммы & с суммой Tj сдвинутой вправо на К двоичных разр дов , запаздывает по отношению к моменту прохождени центра т жести импульса на 1 единиц квантовани Equality (5). indicates that the moment of the match of the & with the sum of Tj shifted to the right by K binary bits, is delayed relative to the time of passage of the center of gravity of the pulse of the pulse by 1 quantization unit

50 времени. Другими словами, искомый момент находитс вычитанием посто нно величины 1 из момента совпадени сумм.50 time. In other words, the desired time is found by subtracting a constant value of 1 from the time of the sum of the sums.

Момент совпадени величин Sp иThe moment of coincidence of the values of Sp and

55 2 Т фиксируетс цифровым пороговым элементом 8. параллельно с накоплением сумм в сумматорах 4 и 6 с выхода блока 1 в блок 5 суммировани и вычитани записываетс число квантов до момента срабатывани порогового элемента 8. Импульс с выхода этого элемента прекращает запись числа квантов по входу сложени и одновременно из накопленного числа квантов вычитаетс число 1. Разность чисел с в65 хода блока 5 суммировани и вычитани 55 2 T is fixed by digital threshold element 8. in parallel with the accumulation of sums in adders 4 and 6 from the output of block 1, the number of quanta is recorded in block 5 of summation and subtraction until the threshold element 8 triggers. The pulse from the output of this element stops recording the number of quanta at the addition input and at the same time the number 1 is subtracted from the accumulated number of quanta. The difference of numbers from в65 of the course of block 5 is the summation and subtraction