SU593321A1 - Device for detecting synchronising signal from coded sequences - Google Patents

Device for detecting synchronising signal from coded sequences

Info

Publication number
SU593321A1
SU593321A1 SU752098733A SU2098733A SU593321A1 SU 593321 A1 SU593321 A1 SU 593321A1 SU 752098733 A SU752098733 A SU 752098733A SU 2098733 A SU2098733 A SU 2098733A SU 593321 A1 SU593321 A1 SU 593321A1
Authority
SU
USSR - Soviet Union
Prior art keywords
analyzer
signal
input
output
additional
Prior art date
Application number
SU752098733A
Other languages
Russian (ru)
Inventor
Владимир Борисович Краскин
Владимир Георгиевич Тыдман
Original Assignee
Военный Инженерный Краснознаменный Институт Им. А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им. А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им. А.Ф.Можайского
Priority to SU752098733A priority Critical patent/SU593321A1/en
Application granted granted Critical
Publication of SU593321A1 publication Critical patent/SU593321A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

1one

Изобретение относитс  к радиотехнике и может использоватьс  в аппаратуре синхронизации Систем дискретной св зи.The invention relates to radio engineering and can be used in the synchronization equipment of discrete communication systems.

Известно устройство дл  выделени  синхросигнала из кодовых последовательностей, содержащее анализатор синхросигнала, между входом и одним выходом которого включен формирователь сигнала сдвига, а также узел блокировки 1.A device for separating a sync signal from code sequences, comprising a sync signal analyzer, between the input and one output of which the shift signal generator is connected, as well as the blocking node 1, is known.

Однако известное устройство имеет значительное врем  выделени  синхросигнала.However, the known device has a significant timing of the selection of the sync signal.

Цель изобретени  - сокрапдение времени выделени  синхросигнала.The purpose of the invention is to reduce the timing of the allocation of the clock signal.

Дл  этого в предлагаемое устройство дл  выделени  синхросигнала из кодовых последовательностей введены последовательно соединенные блок первоначального сдвига, дополнительный анализатор синхросигнала, между входом и одним выходом которого включен дополнительный формирователь сигнала сдвига , а также блок совпадени , при этом другие выходы анализатора синхросигнала и дополнительного анализатора синхросигнала подключены соответственно к входам блока совпадени , выход последнего через узел блокировки , к другому входу которого подключен соответствующий выход дополнительного анализатора синхросигнала, подключен ксоответствующим входам формировател  сигнала сдвига и дополпительного формировател  сигнала сдвига, кроме того, на один из входов анализатора синхросигнала и дополнительного анализатора синхросигнала поданы импульсы кодовой последовательности, а на другой входTo do this, the proposed device for separating the sync signal from the code sequences includes sequentially connected initial shift blocks, an additional sync signal analyzer, an additional shift signal generator and a coincidence block are connected between the input and one output, and other outputs of the sync signal analyzer and the additional sync signal analyzer are connected respectively, to the inputs of the coincidence block, the output of the latter through the blocking node, to another input of which dklyuchen corresponding additional output clock signal analyzer, connected ksootvetstvuyuschim input of the shift signal and shifting wave shaper dopolpitelnogo furthermore, to one input of the timing analyzer and an additional code sequence analyzer clock pulses fed and to the other input

анализатора синхросигнала и на вход блока первоначального сдвига - тактовые импульсы. la чертеже представлена структурна  электрическа  схема предложенного устройства. Устройство дл  выделени  синхросигнала изclock analyzer and the input of the initial shift unit - clock pulses. The la drawing shows a structural electrical circuit of the proposed device. A device for extracting a clock signal from

кодовых последовательностей содержит анализатор 1 синхросигнала, между входом и одним выходом которого включен формирователь 2 сигнала сдвига, а также узел 3 блокировки , последовательно соединенные блок 4code sequence contains a sync signal analyzer 1, between the input and one output of which the driver 2 of the shift signal is turned on, as well as the block 3, which are connected in series to block 4

первоначального сдвига, дополнительный анализатор 5 синхросигнала, между входом и одним выходом которого включен дополнительный формирователь 6 сигнала сдвига, а также блок 7 совпадени , при этом другие выходыthe initial shift, an additional analyzer 5 of the sync signal, between the input and one output of which an additional shaper 6 of the shift signal is turned on, as well as a block 7 of coincidence, while the other outputs

анализатора 1 синхросигнала и дополнительного анализатора 5 синхросигнала подключены соответственно к входам блока 7 совпадени , выход последнего через узел 3 блокировки , к другому входу которого подключен соответствующий выход дополнительного анализатора о синхросигнала, подключен к соответствующим входам формировател  2 сигнала сдвига и дополнительного формировател  6 сигнала сдвига, кроме того, на один из входовthe sync signal analyzer 1 and the additional sync signal analyzer 5 are connected respectively to the inputs of the coincidence unit 7, the output of the latter through the interlock unit 3, to the other input of which the corresponding additional analyzer output of the sync signal is connected, is connected to the corresponding inputs of the shifter 2 of the shift signal and the additional shifter 6 of the shift signal, in addition to one of the inputs

8 анализатора 1 синхросигнала и дополнительного анализатора 5 синхросигнала поданы импульсы кодовой носледоватсльности, а на другой вход 9 анализатора 1 синхросигнала и на вход блока 4 первоначального сдвига - тактовые . Устройство работает следующим образом. С приходом первого имиульса, соответствующего единице кодовой последовательности, на вход 8 анализатора 1, последний осуществл ет подсчет единиц в отрезке последовательности длиной в / символов. Если- количество единиц в этом отрезке оказываетс  равнь1м четному числу, то на первом выходе анализатора 1 по вл етс  импульс, иостуиающий далее на вход блока 7 совиадеии , затем производитс  аиализ очередных /( символов, соответствующих второму отрезку кодовой последовательности и так далее. Если количество единиц в анализируемом отрезке оказываетс  равным нечетному числу, то на втором выходе анализатора 1 по вл етс  импульс, поступающий иа вход формировател  2, лоследипй вырабатывает импульс сдвига, который подаетс  иа второй вход анализатора 1. В результате воздействи  этого имиульса на вход анализатора 1 последний анализ.ирует второй отрезок кодовой последовательности, состо щий из К. символов, ири этом первым символом этого отрезка  вл етс  иоследиий символ предыдущего отрезка. Тактирование работы анализатора 1 осуществл етс  тактовыми имиульсами , постуиающими на третий вход 9 анализатора 1. Таким образом, на иервом выходе анализатора 1 сигнал по вл етс  только в том случае, когда количество единиц в анализируемом слове равно четному числу, а иа втором выходе - нечетному. Дл  получени  не только необходимого, но и достаточного услови  используетс  доиолнительный анализатор 5 с доиолнительнььм формирователем 6, который анализирует отрезок кодовой иоследовательиости длиной в Л символов. Анализ первого отрезка кодовой последовательности в дополнительном анализаторе 5 начинаетс  .на однн иозже, чем в анализаторе 1. Это достигаетс  за счет того, что блок 4 выдает первый имиульс тактировани  дополнительного анализатора 5 позже на один период символьной частоты, иоступающей на его вход и непосредственио иа третий вход 9 анализатора 1. При по влении иа втором выходе дополнительного анализатора 5 сигнала, соответствующего иечетному количеству едиииц в анализируемом отрезке, дополнительный формирователь 6 вырабатывает имиульс сдвига таким образом, что в дополиительиохм анализаторе 5 пропускаетс  один символ между последним символом первого отрезка и иервым символом второго аиализируемого отрезка, также состо щего из /( символов. Кроме того, импульс соответствующий четному количеству единиц в анализируемом слове иостуиает иа второй вход узла 3 блокировки, но в режиме 5 1Q J5 20 25 30 35 40 45 5Q 55 5Q 65 поиска иа работе всего устройства это ие сказываетс . С иервого выхода дополнительного анализатора 5 имиульс, соответствующий четному количеству единиц в анализируемом отрезке, иоступает иа второй вход блока 7 совпадени , иа первый вход которого поступает аиалогичный сигнал с первого выхода анализатора 1. При наличии блока, 4, одновременное по влеиие импульсов на иервых выходах аиализаторов 1 и 5 может произойти только в том случае, когда последний символ проанализированных отрезков в анализаторах 1 и 5 действительно  вл етс  сиихропризнаком слова. . Таким образом, в результате совпадеии  во времени двух указанных сигналов на выходе блока 7 совнадени  ио вл етс  импульс, соответствующий синхроиризиаку слова. Этот имнульс иодаетс  на первый вход узла блокировки 3 и иа выход устройства. В результате, сигнал с выхода узла блокировки 3, подаваемый на общие входы формирователей 2 и 6 блокирует работу последних, запреща  сдвиг анализируемых отрезков в анализаторах 1 и 5 нри по влеиии на их вторых выходах сигналов , соответствующих иечетному количеству единиц анализируемых отрезков. При иропадании имиульса, соответствующего синхроиризиаку слова, сигнал об этом со второго выхода дополнительного анализатора 5 иоступает на второй вход узла 3 блокировки. Если синхроиризнак не выдел етс  в течение N слов подр д на выходе узла 3 блокировки, то сигиал, блокирующий формирователи 2 и 6, сии маетс . Ф-ормула изобретени  Устройство дл  выделени  синхросигнала из кодовых иоследовательностей, содержащее анализатор синхросигнала, между входом и одним выходом которого включен формирователь сигнала сдвига, а также узел блокировки, отличающеес  тем, что, с целью сокращеии  времеии выделени  синхросигнала, введены последовательно соединенные блок первоначального сдвига, доиолнительиый анализатор синхросигнала, между входом и одним выходом которого включен дополнительный формирователь сигнала сдвига, а также блок совпадени , при этом другие выходы анализатора синхросигнала и доиолнительного аиализатора синхросигнала подключены соответственно к входам блока совпадени , выход иоследиего через узел блокировки, к другому входу которого подключен соответствующий выход доиолнительного анализатора синхросигиала , иодключен к соответствующим входам формировател  сигиала сдвига и доиолпительного формировател  сигнала сдвига, кроме того, на один из входов анализатора синхросигнала и дополнительного анализатора синхросигнала иоданы имиульсы кодовой последовательности , а на другой вход анализатора синхросигнала и на вход блока первоначального сдвига - тактовые имиульсы.8 analyzers 1 clock signal and an additional analyzer 5 clock signal pulses code continuity, and to the other input 9 of the analyzer 1 clock signal and the input unit 4 of the initial shift - clock. The device works as follows. With the arrival of the first imiuls, corresponding to the unit of the code sequence, to the input 8 of the analyzer 1, the latter performs the counting of units in a segment of a length of / characters. If the number of units in this segment turns out to be an equal even number, then the first output of analyzer 1 is a pulse appearing further to the input of block 7 of the soviadeia, then the next / (characters corresponding to the second segment of the code sequence, etc.) are performed. units in the analyzed segment is equal to an odd number, then a pulse appears at the second output of analyzer 1, the incoming input of shaper 2, finally produces a shift pulse, which is fed to the second input a 1. As a result of the effect of this imiulus on the input of the analyzer 1, the last one analyzes the second segment of the code sequence consisting of K. symbols, and the first symbol of this segment is the last symbol of the previous segment. The clock of the analyzer 1 is clocked by clock pulses, on the third input 9 of the analyzer 1. Thus, at the first output of the analyzer 1, the signal appears only when the number of units in the analyzed word is an even number, and the second output - odd In order to obtain not only the necessary, but also sufficient condition, a supplementary additional analyzer 5 is used with an additional finalizer 6, which analyzes a segment of code and a sequence of L characters in length. The analysis of the first segment of the code sequence in the additional analyzer 5 begins one way earlier than in the analyzer 1. This is achieved due to the fact that block 4 outputs the first emulsification time of the additional analyzer 5 later for one symbol frequency period that is available at its input and directly the third input 9 of the analyzer 1. When a second output of the additional analyzer 5 is received, corresponding to the actual number of units in the analyzed segment, the additional driver 6 produces an imu In a shift in such a way that, in the supplementary analyzer 5, one symbol is passed between the last symbol of the first segment and the helical symbol of the second segment being analyzed, also consisting of / (symbols. In addition, the pulse corresponds to an even number of units in the analyzed word and the second input of node 3 blocking, but in the 5 1Q J5 20 25 30 35 40 45 5Q 55 5Q 65 mode, the search for the entire device will not occur. From the initial output of the additional analyzer 5, the imiuls corresponding to an even number of units in the analyzed the second input of the block 7 coincides, and the first input of which receives a similar signal from the first output of the analyzer 1. If there is a block, 4, simultaneous on impulses on the home outputs of analyzers 1 and 5 can occur only when the last character The analyzed segments in Analyzers 1 and 5 are indeed the synchronic sign of a word. . Thus, as a result of the coincidence in time of these two signals at the output of block 7 of the joint venture, it is an impulse corresponding to the word synchroirisiac. This impulse is transmitted to the first input of the block 3 and the output of the device. As a result, the signal from the output of block 3, supplied to the common inputs of drivers 2 and 6, blocks the work of the latter, prohibiting the shift of the analyzed segments in analyzers 1 and 5 at the output of their second outputs corresponding to the actual number of units of the analyzed segments. When iropols imiulsa corresponding to the word synchroiziak, a signal about this from the second output of the additional analyzer 5 also enters the second input of the block 3. If the sync sign is not highlighted for N words from the row at the output of blocking node 3, then the sigal blocking shapers 2 and 6 will be lost. Formula of the invention A device for separating a sync signal from code sequences, containing a sync signal analyzer, between the input and one output of which the shift signal generator is turned on, as well as a blocking node, characterized by the fact that, in order to shorten the sync signal allocation time, the initially connected initial shift block is inserted , an additional clock signal analyzer, between the input and one output of which an additional shift signal generator is included, as well as a matching unit, The other outputs of the clock analyzer and the additional clock synchronizer are connected respectively to the inputs of the match block, the output and the next through the block node, to the other input of which the corresponding output of the additional clock synchronizer analyzer is connected and connected to the corresponding inputs of the shift sigal generator and the shift offset signal and the voltage shift signal and the voltage shift pattern and the voltage shift pattern and the voltage shift pattern and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift pattern and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal and the voltage shift signal are connected to the corresponding input side of the shifting force generator one of the inputs of the clock analyzer and the additional clock analyzer iodanes emulsions code follower to the other input of the clock analyzer and to the input of the initial shift unit - clock emulsions.

Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination

1. Мартынов Е. М. Синхронизаци  в системах передачи дискретных сообщений, М., «Св зь, 1972, с. 168.1. Martynov EM. Synchronization in systems for the transmission of discrete messages, M., “Link, 1972, p. 168.

SU752098733A 1975-01-16 1975-01-16 Device for detecting synchronising signal from coded sequences SU593321A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752098733A SU593321A1 (en) 1975-01-16 1975-01-16 Device for detecting synchronising signal from coded sequences

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752098733A SU593321A1 (en) 1975-01-16 1975-01-16 Device for detecting synchronising signal from coded sequences

Publications (1)

Publication Number Publication Date
SU593321A1 true SU593321A1 (en) 1978-02-15

Family

ID=20608057

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752098733A SU593321A1 (en) 1975-01-16 1975-01-16 Device for detecting synchronising signal from coded sequences

Country Status (1)

Country Link
SU (1) SU593321A1 (en)

Similar Documents

Publication Publication Date Title
SU593321A1 (en) Device for detecting synchronising signal from coded sequences
SU1180873A1 (en) Interface for linking computer with visual display unit
SU491220A1 (en) Device for separating recurrent sync signal
SU944134A2 (en) Cycle-wise synchronization device
SU510797A1 (en) Cycle sync device
SU1197068A1 (en) Controlled delay line
SU1356251A1 (en) Device for separating cycle synchronization signal
SU542991A2 (en) Frame sync device
SU1510096A1 (en) Coding device for digital information transmission system
SU801289A1 (en) Cycle-wise synchronization device
SU1598191A1 (en) Device for receiving bi-pulse signals
SU813807A1 (en) Device for restoring discrete information
SU758548A1 (en) Device for shaping clock synchrosignal
SU856010A1 (en) Device for phasing synchronous pulse sources
SU684758A1 (en) Arrangement for synchronizing by cycles
SU1325727A1 (en) Device for majority switching-on of redundant logic units
SU590860A1 (en) Device for synchronization of pseudonoise signals
SU698032A1 (en) Device for transmitting and receiving television intellegent signals
SU801287A1 (en) Method of cyclic synchrozation of block code
SU813804A1 (en) System for transmitting discrete signals through coaxial cable
SU809258A1 (en) Pulse counting device
RU1807575C (en) Simulator of communication system with noise-like signals
SU530471A1 (en) The method of group synchronization of the receiver symbol sequence and device for its implementation
SU1085006A1 (en) Cyclic phasing receiver
SU1564735A1 (en) Device for transmission and reception of digital signals