Claims (2)
(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ тора 2, а также фазовый селектор 6, деиитепь 7 частоты, часготный компаратор 8 фильтр 9, пороговый блок 10, задержки , вентиль 12 и элемент ИЛИ 13, при этом один из выходбв формировател входных импульсов через элемент ИЛИ 13 подключен к входу фазового селектора 6, один из выходов которого подключен к другому входу фазового дискриминатора 4 и через последовательно С1 единенные делитель 7 частоты , частотный компаратор 8 и фильтр 9 к управл ющему входу фазового селектора 6, к опорному входу которого подключен выход управл емого генератора 2, а два других выхода фазового селектора 6 подкл чены соответственно к другому входу част ного комларатора 8 и через последователь но соединенные пороговый блок 1О и блок 11 Задержки - к управл ющему входу вентил 12, включенного между другим выходам формировател 1 входных импульсов и другим входом элемента ИЛИ 13. Устройство работает следующим образом Импульсы, сформированные формирователем 1 по отрицательным и положительным перепадам входной дискретной информации через .элемент ИЛИ 13 и фазовый селектор 6 поступают на вход фазового дискриминатора 4, на другой вход которого подаютс колебани управл емого генератора (54) DEVICE OF CLOCK SYNCHRONIZATION of torus 2, as well as phase selector 6, frequency 7, frequency comparator 8 filter 9, threshold unit 10, delays, valve 12 and element OR 13, with one of the outputs of the driver of input pulses through the element OR 13 connected to the input of the phase selector 6, one of the outputs of which is connected to another input of the phase discriminator 4 and sequentially C1 a common frequency divider 7, frequency comparator 8 and filter 9 to the control input of the phase selector 6, to the reference input of which is connected The controlled generator 2 and the other two outputs of the phase selector 6 are connected respectively to another input of the private compressor 8 and, through successively connected threshold block 1O and block 11 Delay, to the control input of the valve 12 connected between the other outputs of the imager 1 input pulses and other input element OR 13. The device operates as follows: Pulses generated by shaper 1 according to negative and positive differences of input discrete information through. element 13 and phase 6 selector are fed to the input of the phase discriminator 4, to the other input of which the oscillations of the controlled oscillator are applied
2. Сигнал рассогласовани с фазового диск минатора 4 через управл ющий элемент 5 воздействует на .частоту управл емого гене ратора 2, измен ее, .формирователь 3 Армирует выходные синхроимпульсы. В начал9 входа в синхронизм на выходе фазового селектора 6 вырабатываетс импульс близкий к . По мере накоплени информации и вхождени устройства в режим точ ной синхронизации на выходе фазового сепектора 6 импульс значительно сужаетс и определ етс величиной временного рассе ни фронтов входного сигнала и величиной преобладаний. В случае возникновени ложной синхронизадии на выходе порогового блока 10 Течение значительного времени сохран етс сигнал УГЛОВОЙ селекции болеет. При этом услови te выхода блока 11 задерзкки импульс запрета подаетс на вентиль 12 и устрой ство пе еАодит в .режим синхронизации толь по отрицательным перепадам входного сигнала , после чего происходит сброс блока 11 задержки а устройство переходит в режим нормальной синхронизации о всем перепадам входного сигнала, сигнал на выхое порогового блока 1О прекращаетс . Коэффициент делени делител 7 часто- ты устанавливаетс в зависимости от ожидаемой доли фронтов во входном сигнале, koTOpbie обусловлены действием помех. Применение предлагаемого устройства позвол ет измен ть параметры в зависи- мости от величины рассе ни фронтов входного сигнала и преобладани , что обеспечивает быстрый вход в синхронизм и исключение возможности ложной синхронизации при высокой помехозащищенности. Формула изобрете, ВИЯ Устройство тактовой синхронизации, се- держащее формирователь входных импульсов и управл емый генератор, выход которого подключен ро входу формировател выходных синхроимпульсов и к одному из входов фазового дискриминатора, выход которого через управл ющий элемент подключен ко входу управл емого генератора, отличающеес тем, чти, с целью сокращений времени вхождени в синхронизм и исключени ложной синхронизации при наличии иска- жений входного сйгналаСтипа преобладани , введены фазовый селектор, делитель частоты , частотный компаратор, фильтр, пороговый блок, блок задержки, вентиль и элемент ИЛИ, при этом одиниз выходов формировател входных импульсов через элемент ИЛИ подключен к входу фазового селектора, один из выходов которого подключен к другому входу фазового дискриминатора и через последовательно соединенные делитель частоты, частотный компаратор и фильтр - к управл ющему входу фазового , селектора, к опорному входу которого подключен выход - вправл емого генератора, а два других выхода фазового селектора подключены соответственно к другому входу чаЬтот- ; ного(компаратора ;и через последовательно соединенкые.порогоБЬ1Й блок и блок задержки - к управл ющему входу вентил , включенного между другим выходомформировател входных импульсов и другим входом элемента ИЛИ. Источники информации, прин тые во внимание ftrp и экспертизе: 1. Мартынов Е. М. Синхронизаци в системах передачи дискретных сообщений. М., . ч г в зь, 1972, с. 35.2. The error signal from the phase disk of the minator 4 through the control element 5 affects the frequency of the controlled generator 2, changing it, the former 3 reinforces the output clock pulses. At the beginning of the synchronization input, the output of the phase selector 6 produces an impulse close to. As information accumulates and the device enters the accurate synchronization mode at the output of phase separator 6, the pulse is significantly narrowed and is determined by the magnitude of the time scattering of the fronts of the input signal and the magnitude of the predominance. In the event of a false synchronicity at the output of the threshold unit 10, the ANGULAR selection signal is sick for a considerable time. In this case, the output condition of the block 11 of the delay is a prohibition pulse is applied to the valve 12 and the device moves to the synchronization mode only by negative differences in the input signal, after which the delay block 11 is reset and the device switches to the normal synchronization mode about all the differences of the input signal the signal at the output of the threshold block 1O is terminated. The division factor of the divider 7 frequency is set depending on the expected fraction of the fronts in the input signal, koTOpbie due to the action of interference. The application of the proposed device allows the parameters to be varied depending on the size of the scattering of the fronts of the input signal and predominance, which ensures quick entry into synchronism and the elimination of the possibility of spurious synchronization with high noise immunity. The formula of the invention, VIA is a clock synchronization device, containing an input pulse driver and a controlled oscillator, the output of which is connected to the input of the output sync pulse generator and to one of the inputs of the phase discriminator, the output of which is connected to the input of the controlled generator, which is different , in order to shorten the timing of synchronization and eliminate spurious synchronization in the presence of distortions of the input signal of the dominant type, a phase selector is introduced, Ota, frequency comparator, filter, threshold unit, delay unit, valve and OR element, while one output of the input pulse generator through the OR element is connected to the input of the phase selector, one of whose outputs is connected to another input of the phase discriminator and through serially connected frequency divider , the frequency comparator and the filter are connected to the control input of the phase selector, the reference input of which is connected to the output of the oscillator, and the other two outputs of the phase selector are connected respectively other input chatot-; (comparator; and through a series-connected. block) block and a delay block to the control input of the valve connected between the other output of the input pulses and the other input of the OR element. Information sources taken into account ftrp and expertise: 1. Martynov E. M Synchronization in discrete messaging systems. M.,. H h d z, 1972, p. 35.