Изобретение относитс к частотно селективным устройствам, а именно к многоканальным цифровым фильтрам, и может быть использовано в система обработки информации при необходимо ти разделени по частотным каналам импульсных последовательностей. Известен многоканальный дискретный низкочастотный полосовой фильтр содержащий генератор эталонной частоты , выход которого соединен со счетчиком, который поразр дно соеди нен с матричным блоком фиксации сос то ний счетчика, а выходы последнег через элементы совпадени и накопите ли импульсов подключены к выходным элементам пам ти, при этом источник импульсов измер емой частоты соединен непосредственно со вторыми вход ми элементов совпадени и через цепочку из триггера и элемента совпадени - с установочным входом счетчи ка, а установочные входы выходных элементов пам ти через соответствующие элементы ИЛИ соединены с выхода ми всех накопителей импульсов и дополнительным элементом ИЛИ, входы которого соединены с выходами всех накопителей импульсов и выходом счет чика, причем он соединен также с установочными входами всех указанных элементов пам ти 1. Данное устройство характеризуетс низкой помехоустойчивостью, обусловленной тем, что возникающий случайно Hi. выходе устройства ложный сигнал, например в результате сбо каких-либо элементов схемы, а также помех по цепи питани или входного сигнала присутствует в течение всего периода времени, пока дешифратор несколько раз не примет одно из фиксированных состо ний. Недостатком данного устр ройства вл етс также его сложность Наиболее близким к изобретению по технической сущности вл етс мно гоканальный полосовой цифровой фильтр, содержащий счетчик, счетный вход которого соединен с выходом генератора эталонной частоты, и п параллельно включенных каналов фильтрации , каждый из которых состоит из дешифратора, элемента пам ти и элемента совпадени , выход которого соединен с первым входом накопител , а первый вход элемента совпадени соединен с пр мым выходом элемента пам ти своего канала фильтрации, вто рой вход - с инверсным выходом элемента пам ти последующего канала фильтрации, третий вход - с пр мым выходом дополнительного элемента паг м ти своего канала фильтрации, а четвертый вход - с первым выходом синхронизатора, первый вход дополнительного элемента совпадени подключен к пр мому выходу элемента пам ти последующего канала фильтрации, второй вход - к инверсному выходу элемента пам ти своего канала фильтрации , третий вход - к инверсному выходу дополнительного элемента пам ти своего канала фильтрации, четвертый вход - к первому выходу синхронизатора , а выход - ко второму входу накопител , первый вход элемента пам ти соединен с выходом, дешифратора , первый вход дополнительного элемента пам ти - с выходом дополнительного дешифратора, входы дешифраторов и первые входы дополнительных дешифраторов объединены и подключены к выходу счетчика, а вторые входы дополнительных дешифраторов - к выходу дополнительного счетчика, причем выход генератора эталонной частоты соединен со счетным входом дополнительного счетчика и с входом распределител частоты, выходы которого подключены к тактовым входам синхронизатора, второй выход которого соединен с установочными вхрдами счетчика, дополнительного счетчика, элемента пам ти и дополнительных элементов пам ти каждого канала фильтрации 2. .Однако дл более точной фильтрации в процессе работы с устройством . необходима оперативна подстройка как средних частот, так и полос пропускани каналов фильтрации. Осуществление указанных подстроек в известном устройстве св зано с необходимостью измен ть структуру дешифраторов , где К - число каскадов счетчика в известном устройстве, что усложн ет устройство, а также снижает надежность его работы. Цель изобретени - обеспечение возможности оперативной подстройки средних частот и полос пропускани каналов фильтрации. Дл достижени цели в многоканальный полосовой цифровой фильтр, содержащий последовательно соединенные генератор эталонной частоты и распределитель частоты, выходы которого подключены к тактовым входам синхронизатора ,- другой вход которого вл етс входом многоканального полосового .цифрового фильтра, первый выход синхронизатора соединен с первыми входами элементов совпадени каждого из п каналов фильтрации, а второй выходс установочным входом счетчика, выход которого подключен ко входу дешифратора , введены регистр сдвига, инверторы и два элемента И, первые входы которых объединены и подключе ны к выходу генератора эталонной частоты, вторые входы первого и второго элементов И соединены соответственно с пр мым и инверсным выходами дешифратора, выход первого элемента И подключен к счетному входу счетчика , выход второго элемента И - к входу синхронизации регистра сдвига. установочный вход которого соединен с вторым выходом синхронизатора, пр чем в каждом канале фильтрации второй вход элемента совпадени соединен с выходом соответствующего каскада регистра сдвига, третий вход через инвертор - с выходом одного из последующих /каскадов регистра сдвига, а выход вл етс выходом канала фильтрации многоканального полосового цифрового фильтра, На чертеже представлена структур на электрическа схема многоканаль ного полосового цифрового фильтра. Многоканальный полосовой цифрово фильтр содержит синхронизатор 1, к тактовым входа1м которого через распределитель 2 частоты подключен ген ратор 3 эталонной частоты, выход ко торого соединен с первыми входами первого элемента И 4 и второго элемента И 5, вторые входы которых под ключены соответственно к пр мому и инверсному выходам дешифратора 6, вход которого соединен с выходом счетчика 7, первый вход которого под ключен к выходу первого элемента И 4-, а выход второго элемента И 5 позл,ключен ко входу синхронизации регис тра 8 сдвига, при этом другой вход синхронизатора 1 вл етс входом многоканального полосового цифровог фильтра, на который подаетс последо вательность импульсов измер емой час тоты. Первый выход синхронизатора 1 соединен с первыми входами элементов 9-i совпадени (где i 1,...,п каждого из п каналов фильтрации, а второй - с установочными входами счетчика 7 и регистра 8 сдвига, причем в каждом канале фильтрации второй вход элемента 9-i совпадени под ключен непосредственно к выходу соот ветствующего каскада 8-i-3 регистра 8 сдвига (где i 1,.,.,п), третий вход элемента 9-i совпадени через инвертор 10-i - к выходу одного из последующих каскадов регистра сдвига 8, а выход элемента 9-i совпадени вл етс выходом канала фильтрации . Фильтр работает следующим образом . В исходном состо нии, когда сигнал на входе отсутствует, счетчик 7 заполнен до состо ни , определ емого дешифратором 6. На пр мом выходе дешифратора 6 присутствует низкий уровень, который блокирует первый элемент И 4, и импульсы от генератора 3 эталонной частоты не поступают на счетчик 7, На инверсном выходе дешифратора 6 присутствует высокий уровень, который разрешает прохождение через второй элемент И 5 импульсов от генератора 3 эталонной частоты на вход синхронизации регистра 8 сдвига. Под действием этих импульсов во все каскады 8-i-j регистра 8 сдвига записываетс логическа Ч. Элементы 9-i совпадени всех каналов фильтрации блокированы по третьим входам инверторами 10 - сигналы на выходах элементов. 9-i совпадени отсутствуют. При поступлении на вход фильтра последовательности импульсов синхронизатор 1, управл емый сдвинутыми пофазе тактовыми импульсами с выхода распределител 2 частоты, вырабатывает две последовательности импульсов , следующих с периодом входного сигнала, сдвинутых друг относительно друга на период тактовой частоты . При этом импульсы на первом выходе синхронизатора 1 (импульсы Опрос) опережают по времени импульсы на втором выходе синхронизатора 1 (импульсы Сброс). Первый импульс Опрос поступает на первые входы элементов 9-i совпадени , но так как они блокированы инверторами 10-i, то реакцил на выходах всех каналов фильтрации отсутствует . Импульс Сброс устанавливает счетчик 7 и ре1истр 8 сдвига в нулевое состо ние. При этом на инверсном выходе дешифратора 6 по вл етс низкий уровень, которым блокируетс второй элемент И 5, запреща прохождение импульсов на вход синхронизации регистра 8 сдвига от генератора 3 эталонной частоты. Одновременно на пр мом выходе дешифратора 6 по вл етс высокий уровень, которым снимаетс блокировка с первого элемента И 4, и . импульсы с генератора 3 эталонной частоты поступают на счетный вход счетчика 7. Число импульсов N , подсчитываемое счетчиком 7, определ етс формулой -(1) г:; где - частота следовани импульсов генератора 3 эталонной частоты; fg - верхн частота среза перво го канала фильтрации. Состо ние счетчика 7, соответствующее сосчитанным N импульсам, фиксируетс дешифратором 6, который блокирует первый элемент И 4 и снимает блокировку второго элемента И 5, , и импульсы от генератора 3 эталонной частоты поступают на вход синхронизации регистра 8 сдвига, под действием которых в каскады 8-i-j регистра 8 сдвига записываетс логическа 1 . Нижн частота среза i-ro канала фильтрации: ц- определ етс тем каскадом 8-i-j регистра 8 сдвига, к которому подключен инвертор 10-i, а номер этого каскада N.. вычисл етс по формуле .--г (е- ОВерхн частота среза 1-го канала фильтрации определ етс тем каскадом 8-i-j регистра 8 сдвига, к которому подключен второй вход эле мента 9-i совпадени а номер этого каскада вычисл етс по формуле ()Если частота следовани входных импульсов такова, что она попадает в полосу пропускани , например второ го канала фильтрации,то к моменту поступлени очередного импульса Оп рос логическа i будет записана во все предыдущие каскады регистра 8 сдвига, в данном случае каскады 8-1-3 первого канала фильтрации и хот бы в один из каскадов 8-2-j регистра 8 сдвига. В момент поступлени импульса Опрос на выходе элемента совпадени второго канала фильтрации по вл етс импульс, харак теризующий реакцию на частоту входно го сигнала. На выходах остальных налов фильтрации реакци Отсутствует в первом канале потому, что элемент 9-1 совпадени блокирован низким уровнем с инвертора 10-1, а в каналах с третьего по п-й потому, что элементы ((9-п) совпадени блокированы по вторым входам низким уровнем , поступающим с соответствующих каскадов (8-3-)-(8-n-J) регистра 8 сдвига. По импу.пьсу Сброс регистр 8 сдвига и счетчик 7 устанавливаютс в нулевое состо ние и описанный процесс повтор етс . Реакцией многоканального полосового цифрового фильтра на входной импульсный сигнал вл етс по вление импульсов на выходе соответствующего канала фильтрации, с которыми осуществл ют дальнейшие преобразовани {накопление,фомирование и т,д.). Таким образом, использование изобретени позвол ет осуществл ть оперативную подстройку как средних частот , так и полос пропускани канаЛОБ фильтр&ции дл более точной филь-, трации при одновременном упрощении устройства за счет введени в него первого и второго элементов И, регистра сдвига, а также инвертора в каждый канал фильтрации.The invention relates to frequency selective devices, namely to multi-channel digital filters, and can be used in an information processing system when it is necessary to divide them into frequency channels of pulse sequences. A multichannel discrete low-pass band-pass filter is known that contains a reference frequency generator, the output of which is connected to a counter, which is connected to the matrix of the fixing of the counter clock, and the outputs last through matching elements and accumulators of pulses are connected to the output memory elements, while the source of pulses of the measured frequency is connected directly to the second inputs of the coincidence elements and, through a chain of a trigger and a matching element, to the installation input of the counter, and The input inputs of the output memory elements are connected via the corresponding OR elements to the outputs of all pulse accumulators and an additional OR element, whose inputs are connected to the outputs of all pulse accumulators and the output of the counter, and it is also connected to the installation inputs of all the specified memory elements 1. This The device is characterized by low noise immunity, due to the fact that it occurs randomly Hi. the device output a false signal, for example, as a result of the failure of any circuit elements, as well as interference on the power supply circuit or the input signal, is present during the entire period of time until the decoder repeatedly takes one of the fixed states. The disadvantage of this device is also its complexity. The closest to the invention according to the technical essence is a multichannel bandpass digital filter containing a counter, the counting input of which is connected to the output of the reference frequency generator, and n filter channels connected in parallel, each of which consists of a decoder of the memory element and the coincidence element, the output of which is connected to the first input of the accumulator, and the first input of the coincidence element is connected to the direct output of the memory element of its channel filter the second input is with the inverse output of the memory element of the subsequent filter channel, the third input is with the direct output of the additional element of the filter channel channel, and the fourth input is with the first output of the synchronizer, the first input of the additional matching element is connected to the direct the output of the memory element of the subsequent filtering channel, the second input to the inverse output of the memory element of its filtering channel, the third input to the inverse output of the additional memory element of its filtering channel, the fourth input - the first output of the synchronizer and the output to the second input of the accumulator, the first input of the memory element is connected to the output, the decoder, the first input of the additional memory element - with the output of the additional decoder, the inputs of the decoders and the first inputs of the additional decoders are combined and connected to the output of the counter, and the second inputs of additional decoders to the output of the additional counter, and the output of the reference frequency generator is connected to the counting input of the additional counter and to the input of the frequency distributor, output Which are connected to the clock inputs of the synchronizer, the second output of which is connected to the installation sections of the counter, additional counter, memory element and additional memory elements of each filtration channel 2.. However, for more accurate filtering during operation with the device. operational adjustment of both mid-frequencies and filter channel bandwidths is necessary. The implementation of these adjustments in a known device is associated with the need to change the structure of the decoders, where K is the number of meter stages in the known device, which complicates the device and also reduces its reliability. The purpose of the invention is to provide the possibility of operational adjustment of the mid frequencies and filter channel passbands. To achieve the goal, a multichannel bandpass digital filter containing a series-connected reference frequency generator and a frequency distributor whose outputs are connected to clock inputs of the synchronizer — the other input of which is the input of a multichannel bandpass digital filter; the first output of the synchronizer from n filtering channels, and the second output is set by the counter input, the output of which is connected to the input of the decoder, the shift register is entered, and the inverters and two elements And, the first inputs of which are combined and connected to the generator output of the reference frequency, the second inputs of the first and second elements And are connected respectively to the direct and inverse outputs of the decoder, the output of the first element And is connected to the counting input of the counter, the output of the second element And - to shift register sync input. whose installation input is connected to the second output of the synchronizer; in each filtering channel, the second input of the coincidence element is connected to the output of the corresponding stage of the shift register, the third input through the inverter is connected to the output of one of the subsequent / stages of the shift register, and the output is the output of the multichannel filtering channel The bandpass digital filter. The drawing shows the structures on the electrical circuit of the multichannel bandpass digital filter. A multichannel digital bandpass filter contains a synchronizer 1, to the clock input 1m of which, through frequency distributor 2, a generator 3 of the reference frequency is connected, the output of which is connected to the first inputs of the first element 4 and the second element 5, the second inputs of which are connected respectively to the forward and inverse outputs of the decoder 6, the input of which is connected to the output of the counter 7, the first input of which is connected to the output of the first element I 4-, and the output of the second element I 5 is connected to the synchronization input of the register 8 shift, nother synchronizer input 1 is input tsifrovog multichannel bandpass filter to which is supplied a sequence of pulses measured by Toty hour. The first output of synchronizer 1 is connected to the first inputs of matching elements 9-i (where i 1, ..., n of each of the n filtering channels, and the second to the installation inputs of the counter 7 and shift register 8, and in each filtering channel the second input of the element 9-i matches are connected directly to the output of the corresponding cascade 8-i-3 of shift register 8 (where i 1,.,., P), the third input of coincidence element 9-i through inverter 10-i is to the output of one of the following shift register stages 8, and the output of matching element 9-i is the output of the filter channel. works as follows: In the initial state, when there is no signal at the input, counter 7 is filled to the state defined by decoder 6. At the direct output of decoder 6 there is a low level which blocks the first element I 4 and the pulses from the generator 3 of the reference the frequencies do not arrive at counter 7. At the inverse output of the decoder 6 there is a high level that permits passing And 5 pulses from the generator 3 of the reference frequency to the synchronization input of the shift register 8 through the second element. Under the action of these pulses, logical H is recorded in all cascades 8-i-j of the shift register 8. Elements 9-i of the coincidence of all filtering channels are blocked by the third inputs by inverters 10 — signals at the outputs of the elements. 9-i no matches. When a pulse sequence arrives at the filter input, synchronizer 1, controlled by clock-pulses that are shifted in phase, from the output of frequency distributor 2, generates two pulse sequences following the input signal period that are shifted relative to each other by the clock frequency period. In this case, the pulses at the first output of the synchronizer 1 (polling pulses) are ahead in time of the pulses at the second output of the synchronizer 1 (reset pulses). First impulse The interrogation arrives at the first inputs of elements 9-i, but since they are blocked by inverters 10-i, there is no reaction at the outputs of all the filtering channels. Pulse Reset sets counter 7 and register 8 to the zero state. In this case, a low level appears at the inverse output of the decoder 6, which blocks the second element 5, prohibiting the passage of pulses to the synchronization input of the shift register 8 from the generator 3 of the reference frequency. At the same time, a high level appears at the forward output of the decoder 6, which removes the blocking from the first element I 4, and. the pulses from the generator 3 of the reference frequency are fed to the counting input of the counter 7. The number of pulses N, counted by the counter 7, is determined by the formula - (1) g :; where is the pulse frequency of the generator 3 of the reference frequency; fg is the upper cut-off frequency of the first filter channel. The state of the counter 7 corresponding to the counted N pulses is fixed by the decoder 6, which blocks the first element 4 and removes the blocking of the second element 5, and the pulses from the generator 3 of the reference frequency arrive at the synchronization input of the shift register 8, under the action of which in stages 8 -ij shift register 8 is written logical 1. The lower cut-off frequency of the i-ro filtering channel: m is determined by the cascade 8-ij of the shift register 8 to which the inverter 10-i is connected, and the number of this cascade N .. is calculated by the formula .-- g (e- OV frequency the cutoff of the 1st filter channel is determined by the cascade 8-ij of the shift register 8 to which the second input of element 9-i is connected and the number of this stage is calculated by the formula () If the frequency of the input pulses is such that it falls into the band transmission, for example, the second filtering channel, then by the time the next one arrives pulse Logic i will be recorded in all previous cascades of the shift register 8, in this case, the cascades 8-1-3 of the first filtering channel and at least one of the stages 8-2-j of the shift register 8. At the moment of the pulse arrival the output poll the element of the second filtering channel coincides with a pulse that characterizes the response to the frequency of the input signal. At the outputs of the rest of the filtering, there is no reaction in the first channel because the coincidence element 9-1 is blocked by a low level from the inverter 10-1, and third by nth pot th that the elements ((9-p) are blocked by the second coincidence low inputs coming from the respective stages (8-3 -) - (8-n-J) of the shift register 8. By impulse reset, the shift register 8 and the counter 7 are set to the zero state and the described process is repeated. The response of a multichannel bandpass digital filter to an input pulse signal is the appearance of pulses at the output of the corresponding filtering channel, with which further transformations (accumulation, form, etc.) are carried out. Thus, the use of the invention allows the operational adjustment of both mid-frequencies and canal-bandwidth filters & filter for more accurate filtering while simplifying the device by introducing the first and second And elements, the shift register, as well as Inverter in each filter channel.