SU568180A1 - Устройство защиты от ошибок дл систем с решающей обратной св зью - Google Patents

Устройство защиты от ошибок дл систем с решающей обратной св зью

Info

Publication number
SU568180A1
SU568180A1 SU7602316289A SU2316289A SU568180A1 SU 568180 A1 SU568180 A1 SU 568180A1 SU 7602316289 A SU7602316289 A SU 7602316289A SU 2316289 A SU2316289 A SU 2316289A SU 568180 A1 SU568180 A1 SU 568180A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
decoder
control unit
key
encoder
Prior art date
Application number
SU7602316289A
Other languages
English (en)
Inventor
Михаил Зиновьевич Лящук
Анатолий Афанасьевич Гладких
Original Assignee
Военная Ордена Ленина Краснознаменная Академия Связи Им.С.М.Буденного
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Ордена Ленина Краснознаменная Академия Связи Им.С.М.Буденного filed Critical Военная Ордена Ленина Краснознаменная Академия Связи Им.С.М.Буденного
Priority to SU7602316289A priority Critical patent/SU568180A1/ru
Application granted granted Critical
Publication of SU568180A1 publication Critical patent/SU568180A1/ru

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

Изобретение относитс  к св зи, а именно к передаче дискретЕюй информа1ши и может использоватьс  в дуплексных системах передачи данных с решающей обратной св зью .
Известно устройство зашиты от ошибок дл  систем с решающей обратной св зью, содержащее последовательно соединеиные кодер, буферный накопитель н первый ключевой блок, .к другому входу которого подключей первый выход декодера череЗг----блок управлени  1.
Однако это устройство слабо защищает систему от воздействи  помех, привод ших к по влению вставок и выпаде 1; Й  кформацин , отрицательно вли Ю1цих на достоверност перекачн.
Целью изобретени   вл етс  повышение помехозаил шенности системы.
Дл  этого в устройство защиты от ошибок дл  систем с решаюшей обратной св зью , соде5 жашее последовательно соединенные кодер, буферньп накопитель и nojjBbiS кшочевои блок, к iinyru -iv Bxoriy которого подключен порвыГ) выход л-. К(,лер. чераз бло
управлени , введены второй и третий ключевые блоки, при этом соответствующие выходы блока управлени  подключены к первым входам второго и третьего ключевых блоков, ко вторым вxoдa которых подключены второй выход декодера, а выход второго ключевого блока подключен к выходу кодера.
На чертеже приведена структурна  элект ри ческа   схема предложенного устройства. Устройство защиты от ошибок дл  тем с реи;аюшей обратной св зью содепжит тшсдедовательно соединенные кодер 1, буфервый накопнтель 2 и первый ключевой блок 3, к другому входу кото{юго подключен перьый выход декодера 4 через блок управлерш  5, второй и третий ключевые блоки 6 и 7, при этом соответствующие выходы блока 5 управлени  подключены к первым входам втопого и третьего ключевых блоков 6 и 7, ко вторым входам которых подключен второй выход декодера 4, а выход второго ключевого блока 6 подключен к выходу кодера 1.

Claims (1)

  1. Устройство работает следующим образом. Если ошибка но обнару/юшаетс , блок 5 упр.авле н  pacipeiHaer вывод прин той комбинации с декодера 4 через третий к/иочевой блок 7 к потребителюь При обнаружении декодером 4 ошибки блок 5 управлени  аалре щает вывод информации через третий ключевой блок 7 и разрешает вывод прин той ком бинапин из декодера 4 через второй алючевой 6;ioK 6 в дискретный кавал св зи. Применение предложенного устройства защиты отошибок в uyiineKCHMrv системах передачи данных с решающей обратной св зью позвол ет повысить помехозашшдевность системы и ее надежность, с одновременным упро.щением и удешевлением оборудовани , Формула изобретени  Устройство зашита от ошибок дл  систе с решающей обратной св зью, содержащее послслсватеш,но соединенные кодер, буферный накопитель и первый ключевой блок, к другому входу которого подключен первый выхйд декодера через блок управлени , отличающеес  тем, что, с целью повышенй  помехозащищенности, введены второй и третий ключевые блоки, при этом соответствующие выходы плока управлени  подключены к первым входам второго и третьего ключевых блоков, ко вторым взв цам который подключен второй выход декодера , а выход второго ключевого блока подключен к выходу кодера. Источники информации, прин тые во внимание при экспертизе: 1. Гуров В. С. и др. Передача дискретной информации и телеграфи . М., Св зь, 197 4уС.39 5-397.
SU7602316289A 1976-01-09 1976-01-09 Устройство защиты от ошибок дл систем с решающей обратной св зью SU568180A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7602316289A SU568180A1 (ru) 1976-01-09 1976-01-09 Устройство защиты от ошибок дл систем с решающей обратной св зью

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7602316289A SU568180A1 (ru) 1976-01-09 1976-01-09 Устройство защиты от ошибок дл систем с решающей обратной св зью

Publications (1)

Publication Number Publication Date
SU568180A1 true SU568180A1 (ru) 1977-08-05

Family

ID=20646285

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7602316289A SU568180A1 (ru) 1976-01-09 1976-01-09 Устройство защиты от ошибок дл систем с решающей обратной св зью

Country Status (1)

Country Link
SU (1) SU568180A1 (ru)

Similar Documents

Publication Publication Date Title
ATE144665T1 (de) Fehlererkennung für verteilte über schnittstelle anschliessende glasfaserverbindung
SU568180A1 (ru) Устройство защиты от ошибок дл систем с решающей обратной св зью
KR850700162A (ko) 데이타 처리장치용 출력 비교 제어 시스템 및 방법
DE69114414D1 (de) Optisches Kommunikationsnetz.
SU1480130A1 (ru) Устройство дл контрол передачи данных
SU566375A2 (ru) Устройство дл исправлени одиночных и обнаружени многократных ошибок
SU750748A1 (ru) Устройство дл контрол оконечных блоков системы передачи данных
SU1640706A1 (ru) Устройство дл передачи информации
SU902294A1 (ru) Устройство дл формировани квазитроичной последовательности
JP2555582B2 (ja) Cmi符号誤り検出回路
JPS5738041A (en) Signal synchronizing system
JPS52147909A (en) Error control switching system
SU822225A2 (ru) Устройство дл приема сигналов
JPS61263326A (ja) フレ−ム同期検出方法
SU788406A1 (ru) Устройство приема дискретной информации с решающей обратной св зью
SU1587640A1 (ru) Устройство дл свертки двоичного кода в код по модулю
KR950035101A (ko) 멀티 채널 오디오 인코더 시스템 및 부호화 방법
SU902300A1 (ru) Устройство дл передачи и приема двоичных сигналов
JPS52154981A (en) Remote monitoring control system
JPS6439851A (en) Distribution control type exchanging device
SU1065819A1 (ru) Устройство дл обнаружени ошибок
KR920013146A (ko) 필드버스 인터페이스보드
JPS575141A (en) Bus control system
JPS6447153A (en) Dummy data and normal data transmission/reception system
SE9203047L (sv) Anordning för överföring av information från en första till en andra elektronisk enhet