SU1065819A1

SU1065819A1 - Устройство дл обнаружени ошибок

Info

Publication number: SU1065819A1
Application number: SU813317096A
Authority: SU
Inventors: Виктор Борисович Диденко
Original assignee: Донецкое Отделение Института "Гипроуглеавтоматизация"
Priority date: 1981-07-10
Filing date: 1981-07-10
Publication date: 1984-01-07

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК, содержащее tn -разр дный дешифратор сигнала, элемент НЕ и кодер , отличающеес тем что, с целью повьлцени .достоверности информации, в него введен второй гп-разр дный дешифратор сигнала, мпад;шие разр ды дешифраторов сигнала вл ютс входами устройства, управ-л ющий вход первого дешифратора сигнала через элемент НЕ соединен со старшим разр дом второго дешифратора сигнала, выходы разр дов 2 (К ;--О , 1,2,,. . ,П1-2) первого и второго дешифраторов сигнала Соединены с соответствуюидами входами кодера. сл f2 -О fj -о /« W оII 05 СП 00 Х) 5 о-

Description

Устройство для обнаружения ошибок относится к средствам телемеханики и автоматики и может быть использовало в устройствах формирования информации, а- также для контрольных операций.

Известно устройство для передачи и приема дискретных сигналов, содержащее кодер, счетчик импульсов, элементы И, НЕ, ИЛИ [1] .

Недостатком является то, что известное устройство выдает на выходе пакет ложных адресов при случайном возникновении двух и более команд на входе· устройства.

Известно также устройство для обнаружения ошибок декодированной информации, содержащее первый W-дешифратор, схему совпадения, элемент НЕ, кодер, эмиттерные повторители, усилители, инверторы и элементы ИЛИ · . . ·

Однако указанное устройство не .обнаруживает ложные единицы во входном коде, что является недостатком устройства.

Цель изобретения - повышение достоверности формирования информации.

Указанная цель достигается тем, что в устройство для обнаружения ошибок, содержащее Ш -разрядный дешифратор сигнала, элемент НЕ и кодер, введен второй т-разрядный дешифратор сигнала, младшие разряды дешифраторов сигналов являются входами устройства, управляющий вход первого дешифратора сигнала через элемент НЕ соединен, со старшим разрядом второго дешифратора сигнала, выходы разрядов 2⁴ (К - 0,1 , 2 , . . . ,гп-2) первого и второго дешифраторов сигнала соединены с соответствующими входами кодера.

На чертеже изображена схема предлагаемого устройства.

Устройство состоит из m-разрядных дешифраторов 1 и 2 сигнала, элементов НЕ 3 и 4, кодера 5. Входом устройства служат клеммы 6-11, выходом - клеммы 12-14. Клемма 15 предназначена для расширения разрядности устройства.

Входные клеммы 6-11 соединены с (|ϊϊ-1.)-разрядами дешифраторов 1 и 2, Выходы чисел 2^К (числа 1, 2, 4) дешифраторов 1 и 2 сигнала соединены 'с соответствующими входами кодера 5, Выход числа ноль первого дешифратора сигнала через элемент НЕ подключен к старшему (4 разряду) дешифратора 2. Первый выход ратора 2 через элемент с клеммой 2.

Устройство работает образом.

(число 0) дешифНЕ соединен следующим

Заказ 11042/48

ВНИИПИ

В исходном состоянии на первом выходе (число 0) дешифраторов присутствует логическая ¹'1'¹, а на втором, третьем и пятом выходах (числа 1 , 2 , 4) - логический ''0' ¹ .

Поэтому на входах кодера информации отсутствует. Появление одной единицы во входном коде воспринимается на соответствующем 2^к выходе дешифратора, т.е. входной код без изменений поступает на.вход кодера. Например, входной код имеет значение 010000, В этом случае на третьем выходе (число 2) дешифратора 1 возникает логическая ''1'', а состояние числа 0 этого дешифратора изменится на противоположное. Поэтому на входе 8 разряда дешифратора 2 появляется логическая ¹¹1'', что переводит дешифратор в состояние логической ''1’' на выходе числа 8 (К>ш-2). Таким образом, на выходах кодера устанавливается код 010000.

Появление более одной единицы во входном коде нарушает работу кодера

5. Устройство обнаруживает и исправляет ошибки на входном коде. Например, при появлении на входе устройства одного из кодов 010100, 010110, 010111, на выходе дешифраторов всегда устанавливается код 010000, так как дешифратор 2 устанавливается первым дешифратором 1 через элемент НЕ 3 в состояние, которое кодером 5 не используется (K>rn-2) .

Появление дополнительных единиц на входах первого дешифратора 1 переводит оба дешифратора в состояния , которые также кодером 5 не используются, Например, при входном коде 011000, на выходе дешифраторов устанавливается код 000000. В данном случае устройство обнаруживает и запрещает кодирование недостоверной ,информации.

Таким образом, введение дополнительного дешифратора и связей с первым дешифратором повышает достоверность информации.

При использовании предлагаемого устройства расширяется область применения дешифраторов. Кроме того, устройство реализуется на микросхемах средней интеграции (например, К 176ИД1), что повышает его надежность, а объединение выходов чисел дешифраторов, используемых кодером, через элемент ИЛИ позволит сформировать сигкал ошибки во входном коде. Клемму 2 можно использовать в качестве инициативного сигнала источника информации,что расширяет функциональные возможности устройств.

Claims

(5-4) (5 7) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК, содержащее m -разрядный дешифратор сигнала, элемент НЕ и ко-, дер, отличающеес я тем/ что, с целью повышения достоверности информации, в него введен второй ш-разрядный дешифратор сигнала, млад^шие разряды дешифраторов сигнала являются входами устройства, управляющий вход первого дешифратора сигнала через элемент НЕ соединен со старшим разрядом второго дешифратора сигнала, выходы разрядов 2 ^к (К = ~ 0,1,2,... ,щ-2) первого и второго дешифраторов сигнала соединены с соответствующими входами кодера.