го соединен с инверсным счетным входом устройства . К;оме юго, входы, но которым осуществл етс сброс логических элементов 2 иЗ. соединены с входом устройства. Логические элементы 3,5 и 6 образуют второй з мкнутый усилитель ьш контур с положительной обратной св зью. Перед началом работы устр йства на его вход сброса подаетс отрицательный потенциал сброса (фиг. 2, эпюра и),-который устанавливает оба чамкнутых усилительных контура устройства в исходное состо 1Ше, характеризуемое наличием на общем выходе первых трех логических элементов И НЕ положительного потенциала (фиг. 2, эпюра и). В процессе дальнейшей работы устройства на его входе сброса псстепенно присутствует положительны потенциал. При отсутствии предопредел ющих . перенос сигналов 9 ( фиг. 2, эпюра г ) или О ( фиг. 2, эпюра д) оба замкнутых усилителы1ых контура наход тс в исходном состо нии, и на выход устройства сигнал переноса не поступает. При совпадении предопредел ющих перенос сигналов 9, сложете (фиг. 2 эпюра а ) и сигнала с выхода логического элемента И-НЕ 4 (, эпюра е ) срабатывает логический элемент И НЕ 1 на его выходе по вл етс отрицательный сигнал блокируюццш входной сигнал (фиг. 2, эпюра в) со счетного входа устройства и шунтирующий выходы логических элементов И--НЕ 2 и 3. При совпадении предоп{ едел ющих перенос сигналов О , вычитание (фиг. 2, эпюра б) и сигнала с выхода логического элемента И-НЕ 1, срабатьшает логический элемент Й-НЕ 2 и на ег выходе по вл етс отрицательный сигнал аналогичный вьшюсписаьгюму. Этот сигнал подаетс на вход , логаческого элемента НЕ 5, закрьшает его и том самым устран ет шунтирование выходом этого элемента входа логического элемента И-НЕ 3, в то врем как выход лоптческого элемента НЕ 6 продолжает шунтировать этот вход. Когда сигнал (фиг. 2, эпюра ж) с инверсного входа устройства, поступающий на вход логического элемента НЕ -6, достигнет уровн Логического нул , последний закрываетс и, в свою очередь, С1шмает шунтирование; своим выходом входа логического элемента И-НЕ 3. Элемент 3 открываетс и своим выходом шунтирует выходы логических элементов И-НЕ 1 и 2 и входы логических элементов И-НЕ 4 и НЕ 5, т.е. розбуждаетс второй замкнутый усилительный контур. Он остаетс во1бужденным до тех пор, Йока на ВХОД логического элемента НЕ 6 с ииверсНого входа устрсйс1ва не придет сигнал логической единнг1ы, соответствуюн1ий паузе между вxoдllbr ш сигналам на счетном входе устройства , что вызовет срабатывание логического элемента НЕ 6, выход которого запгунтирует вход логического элемента И-НЕ 3. В течение всего интервала бременн, пока возбужден второй замкнутый контур на выходе предлагаемого устройства, находитс потенциал логической единицы, который и вл етс сигналом nepetioca (фиг. 2, эпюра к). Так как второй усилительный контур возвращаетс и сбрасываетс сигналом, поступающим с инверсного входа устройства непосредственно на вход логического элемента НЕ-&, а сигнал переноса снимаетс пр мо с выхода этого элемента, то врем (задержки сигнала перендса относительно входного сигнала определ етс инерционностью одного лищь логического элемента НЕ 6. Подключе1ше выходов логических элементов НЕ непосредственно к выходу устройства обеспечивает увеличеюте его быстродействи за счет уменьtireraiHL количества элементов, включенных между инверсным счетным выходом устройства и его выходом. Степень и длительность хранени потенциала , разрешающего срабатьшание логаческого элемента И-НЕ не зависит от параметров схемы, что обеспечиваетс введением контура с положительной обратной св зью, воспринимающего и хран щего сигналы, предопредел щие перенос, чем увеличиваетс надежность работы устройства. Фо. рмула изобретени Устройство переноса в реверсивном счетчике, содержащее логические элементы И-НЕ, выход первого из которых соединен через элемент НЕ с собственным входом, отличающеес тем, что, с целью повыше{ш быстродействи и надежноста , в него введен дополнительный элемент НЕ, при этом вьгход четвертого элемента И-НЕ соединен со входами второго и третьего элементов И-НЕ, а его вход - с выходами первого, второго и третьего элементов И--НЕ, выход дополнительного элемента НЕ соединен с выходом элемента НЕ и вьгходом устройства, второй вход четвертого элемента И-НЕ и вход дополнительного элемента НЕ подключен соответствегшо к пр мому и инверсному счетчику входам. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР N 421 3.5, М. 03 К 23/04, от 04.01.57 г. (аналог) 2.Патент США Г 3649815, кл. 235--92, 1972 г. (прототип). 4yijnjnjnjnjnjThis is connected to the inverse counting input of the device. K; ome south, the inputs, but which resets the logic elements 2 and 3. connected to the input of the device. Logic elements 3.5 and 6 form a second loop-mounted amplifier with positive feedback. Before the operation of the device, a negative potential of discharge is supplied to its reset input (Fig. 2, plot and), which sets both interlocked amplifying circuits of the device to its original state 1S, characterized by the presence of the positive potential at the common output (FIG. 2, plot and). In the course of further operation of the device, a positive potential is gradually present at its reset input. In the absence of predetermining ones. signal transfer 9 (Fig. 2, plot d) or O (Fig. 2, plot e) both closed loop circuits are in the initial state, and the transfer signal is not received at the output of the device. When the pre-transfer signals 9 coincide, the stack (fig. 2 plot a) and the signal from the output of the logical element AND-NOT 4 (, plot e) coincide, the logical element AND NOT 1 triggers a negative signal that blocks the input signal (FIG. 2, diagram c) from the counting input of the device and the shunting outputs of the AND logic gates - NOT 2 and 3. When the pre-output {transfer of signals O, coincides, the subtraction (Fig. 2, plot b) and the signal from the output of the logic element I - NOT 1, triggers a logical element Y-NOT 2 and at its output appears negative with Ignal a similar vyshuspisygyumu. This signal is fed to the input of the logical element HE 5, closes it and thereby eliminates the output shunting the input element of the AND-NE 3 logic element, while the output of the balance element HE 6 continues to bypass this input. When the signal (Fig. 2, plot g) from the inverted input of the device, arriving at the input of the logical element NO-6, reaches the level of Logic zero, the latter closes and, in turn, C 1 shunt; its output to the input of the logical element AND-NOT 3. The element 3 opens and by its output shunts the outputs of the logical elements AND-NOT 1 and 2 and the inputs of the logical elements AND-NOT 4 and NOT 5, i.e. the second closed amplifier circuit is activated. It remains excited until Yock on the INPUT of a logical element NOT 6 from the weaver's input of the device is not received by a signal of a single unity, a corresponding pause between the input element of the logical element AND, which will trigger the logic element NO 6 - NOT 3. During the entire interval of the burden, while the second closed loop is excited at the output of the proposed device, there is a potential of a logical unit, which is the signal of nepetioca (Fig. 2, plot c). Since the second amplifier circuit is returned and reset by the signal from the inverse device input directly to the input of the HE-& logic element, and the transfer signal is taken directly from the output of this element, the time (the delay of the signal relative to the input signal is determined by the inertia of one face) of the logical element NOT 6. Connecting the outputs of the logical elements NOT directly to the output of the device ensures an increase in its speed by reducing the total number of elements included in the device Waiting for the inverse counting output of the device and its output. The degree and duration of the storage of the potential allowing the logical element AND-NOT to be triggered does not depend on the circuit parameters, which is ensured by the introduction of a positive feedback loop that senses and stores signals that predetermine the transfer, thereby increasing reliability of the device operation.Formula of the invention A transfer device in a reversible counter, containing AND-NOT logic elements, the output of the first of which is connected through the element NOT with its own input This is characterized by the fact that, for the purpose of higher speed and reliability, an additional element NOT is introduced into it, while the start of the fourth AND-NOT element is connected to the inputs of the second and third AND-NOT elements, and its input is connected to the outputs of the first, the second and third elements are AND - NOT, the output of the additional element is NOT connected to the output of the element NOT and the output of the device, the second input of the fourth element NAND and the input of the additional element is NOT connected to the direct and inverse counter inputs. Sources of information taken into account during the examination: 1. Author's certificate of the USSR N 421 3.5, M. 03 K 23/04, dated January 4, 1997 (equivalent) 2. US patent G 3649815, cl. 235--92, 1972 (prototype). 4yijnjnjnjnjnj
л)l)
Vu.Z g 10 If 9 10 11 Iff ff III I / / / / Vu.Z g 10 If 9 10 11 Iff ff III I / / / /