SU469953A1

SU469953A1 - Discrete integrator

Info

Publication number: SU469953A1
Application number: SU1841612A
Authority: SU
Inventors: Александр Борисович Гапоненко; Владимир Константинович Краснопевцев; Павел Федорович Саввин
Original assignee: Предприятие П/Я В-8835
Priority date: 1972-10-30
Filing date: 1972-10-30
Publication date: 1975-05-05

Description

1one

Изобретение относитс к передаче данных, может быть использовано, в частности, в устройствах приема дискретной информации и в телеграфных аппаратах.The invention relates to data transmission, can be used, in particular, in devices for receiving discrete information and in telegraph devices.

Известны интегрирующие устройства дискретного действи , содержащие генератор тактовых импульсов, соединенный через схемы совпадений с реверсивным счетчиком, выход которого подключен к счетному входу выходного триггера.Discrete integrating devices are known that contain a clock pulse generator connected via a matching circuit with a reversible counter, the output of which is connected to the counting input of the output trigger.

Цель изобретени - улучшение защиты от дроблений - достигаетс тем, что выход выходного триггера предлагаемого устройства дополнительно соединен с одним из входов сумматора по модулю два, информационный вход которого непосредственно и через инвертор соединен с раздельными входами выходного триггера, а пр мой и инверсный выходы сумматора по модулю ива соединены со вторыми входами схем совпадени , управл ющих работой реверсивного счетчика.The purpose of the invention is to improve the protection against crushing - it is achieved by the output of the output trigger of the proposed device additionally connected to one of the inputs of the modulo two adder, whose information input directly and through an inverter is connected to separate inputs of the output trigger, The module is connected to the second inputs of the matching circuits that control the operation of the reversible counter.

На фиг. 1 приведена схема предлагаемого интегрирующего устройства дискретного действи ; на фиг. 2-временна диаграмма его работы.FIG. 1 shows the scheme of the proposed discrete action integrator; in fig. 2-time diagram of his work.

Устройство состоит из сумматора 1 по модулюдва , генератора тактовых импульсов 2, схем совпадени 3 и 4, реверсивного счетчика 5, инвертора 6, выходного триггера 7.The device consists of a modulator 1 adder, a clock 2, a coincidence circuit 3 and 4, a reversing counter 5, an inverter 6, an output trigger 7.

Генератор тактовых импульсов 2 соединен через схемы совпадени 3 и 4 с реверсивным счетчиком 5, выход которого подключен к счетному входу выходного триггера 7. ВыходThe clock pulse generator 2 is connected via a matching circuit 3 and 4 with a reversible counter 5, the output of which is connected to the counting input of the output trigger 7. The output

триггера 7 соединен с одним из входов сумматора 1 по модулю два, информационный вход которого пепосредственно и через инвертор 6 соединен с раздельными входами выходного триггера 7. Выходы сумматора подключены ко вторым входам схем совпадени 3 и 4. На фиг. 2 цифрами обозначены диаграммы импульсов на выходах соответствующих элементов устройства, а 5 - внутреннее состо ние счетчика 5.trigger 7 is connected to one of the inputs of adder 1 modulo two, the information input of which is directly and via inverter 6 connected to separate inputs of output trigger 7. The outputs of the adder are connected to the second inputs of the coincidence circuits 3 and 4. FIG. 2 numbers denote pulse diagrams at the outputs of the corresponding elements of the device, and 5 indicates the internal state of the counter 5.

Предлагаемое устройство работает следующим образом.The proposed device works as follows.

Входной сигнал поступает на сумматор 1. При несовпадении пол рностей входного сигнала с канала св зи и выходного сигнала сThe input signal is fed to the adder 1. If the polarities of the input signal from the communication channel and the output signal do not match

триггера 7, сигнал с сумматора I открывает схему совпадени 3, и импульсы с генератора 2 поступают на вход сложени счетчика 5. По заполнении счетчик устанавливаетс в исходное состо ние, а выходной импульс с негоthe trigger 7, the signal from the adder I opens the coincidence circuit 3, and the pulses from the generator 2 arrive at the addition input of the counter 5. Upon filling, the counter is reset, and the output pulse from it

устанавливает триггер 7 в такое состо ние, при котором пол рность выходного сигнала соответствует пол рности входного сигнала. На выходе устройства по вл етс проинтегрированный импульс принимаемой информации , задержанный на величину, определ емую емкостью счетчика 5 и частотой генератора 2.sets trigger 7 to a state in which the polarity of the output signal corresponds to the polarity of the input signal. At the output of the device, an integrated pulse of received information appears, delayed by an amount determined by the capacity of the counter 5 and the frequency of the generator 2.

Короткие имиульсы помехи, длительность которых меньше величины задержки, осуществл емой реверсивным счетчиком 5, на выход устройства не ироход т, так как счетчик не усиевает заполнитс и на его выходе не возникает сигнал, воздействующий на триггер 7. При этом иосле окончани короткого импульса помехи пол рности сигналов на входах сумматора 1 по модулю два совпадают, и сигналом с его пр мого выхода закрываетс схема совпадени 3, а сигналом с инверсного выхода открываетс схема совпадени 4. Импульсы со схемы совпадени 3 на вход сложени счетчика 5 прекращаютс , а на вход вычитани начинают поступать импульсы со схемы совпадени 4. После установки счетчика в исходное состо ние на схему совпадени 4 поступает запрет со счетчика, и поступление тактовых импульсов с генератора 2 на вход вычитани счетчика прекращаетс .Short imiums of interference, the duration of which is less than the amount of delay carried out by the reversible counter 5, is not output from the device, since the counter is not amplified and its signal does not generate a signal acting on trigger 7. At the same time, the short of the signals at the inputs of the adder 1 modulo two coincide, and the signal from its direct output closes the coincidence circuit 3, and the signal from the inverse output opens the coincidence circuit 4. Pulses from the coincidence circuit 3 to the add input the counter 5 is stopped, and the pulses from the coincidence circuit 4 begin to arrive at the subtraction input. After the counter is set to its initial state, the counter is barred from the counter 4 and the clock pulses from the generator 2 to the counter subtraction input stop.

Поочередное подключение входов сложени и вычитани счетчика 5 к генератору тактовых импульсов 2 при поступлении короткихAlternately connecting the inputs of the addition and subtraction of counter 5 to the generator of clock pulses 2 upon receipt of short

импульсных помех обеспечивает их интегрирование . Управл ющий импульс со счетчика по вл етс при его заполнении.impulse noise provides their integration. The control pulse from the meter appears when it is filled.

Таким образом, сигнал с интегрирующего устройства задержан относительно входного сигнала на величину, определ емую емкость счетчика 5 и частотой генератора 2. Продолжительность задержки может быть различной, в зависимости от длительности элементарной носылки и величины дроблений.Thus, the signal from the integrator is delayed relative to the input signal by an amount determined by the capacity of the counter 5 and the frequency of the generator 2. The delay time may be different, depending on the duration of the elementary input and the magnitude of the crushing.

Предмет изобретени Subject invention

Интегрирующее устройство дискретного действи , содержащее генератор тактовыхDiscrete integrator incorporating a clock generator

импульсов, соединенный через схемы совпадени с реверсивным счетчиком, выход которого подключен к счетному входу выходного триггера, отличающеес тем, что, с целью улучшени защиты от дроблени импульсов,pulses connected via a coincidence circuit with a reversible counter, the output of which is connected to the counting input of the output trigger, characterized in that, in order to improve the protection against the splitting of pulses,

выход выходного триггера дополнительно соединен с одним из входов сумматора по модулю два, информационный вход которого непосредственно и через инвертор соединен с раздельными входами выходного триггера, причем выходы сумматора по модулю два подключены ко вторым входам схем совпадени .the output of the output trigger is additionally connected to one of the inputs of the modulo two, the information input of which is directly and through the inverter connected to separate inputs of the output trigger, and the outputs of the modulo two are connected to the second inputs of the matching circuits.

I-1 . .. I-1. ..

nn

jй.jy

I I

ГR

LiLi

L.L.

i i