SU417896A1 - - Google Patents

Info

Publication number
SU417896A1
SU417896A1 SU1739782A SU1739782A SU417896A1 SU 417896 A1 SU417896 A1 SU 417896A1 SU 1739782 A SU1739782 A SU 1739782A SU 1739782 A SU1739782 A SU 1739782A SU 417896 A1 SU417896 A1 SU 417896A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
counter
output
control
Prior art date
Application number
SU1739782A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1739782A priority Critical patent/SU417896A1/ru
Application granted granted Critical
Publication of SU417896A1 publication Critical patent/SU417896A1/ru

Links

Description

1one

Изобретение относитс  к области вычислительной техники и может быть применено в качестве функционального элемента в системах автоматического управлени  и контрол .The invention relates to the field of computing and can be applied as a functional element in automatic control and monitoring systems.

Известно устройство, содержащее двоичный счетчик, шифратор, схему и триггер управлеш , ко.нденсаторы и линии задержки.A device is known that contains a binary counter, an encoder, a circuit and a trigger control, coefficients and delay lines.

Однако такое устройство не обеспечивает умножени  сигналов непрерывной иМПульсной последовательности на коэффициенты, мен1)шне единицы.However, such a device does not provide for the multiplication of signals of a continuous impulse sequence by the coefficients, men1) of a unit.

Цель изобретени  - умножение сигналов импульсов ,iia дробные коэффициенты.The purpose of the invention is the multiplication of pulse signals, iia fractional coefficients.

Это достигаетс  тем, что в устройстве источник импульсной последовательности подключеп к входу счетчика и к первому входу схемы «И, второй вход которой соединен с нулевым выходом триггера управлени  и через первую линию задержки и первый конденсатор с первым входом шифратора, а единичный выход триггера управлени  через вторуЕО линию задержки и второй конденсатор подключен к второму входу шифратора, выходы которого соединены с единичными входами триггеров счетчика, причем нулевые входы триггеров счетчика и триггера управлени  подсоединены к клемме «Исходное.This is achieved by the fact that in the device the source of the pulse sequence is connected to the counter input and to the first input of the AND circuit, the second input of which is connected to the zero output of the control trigger and through the first delay line and the first capacitor to the first input of the encoder, and the single output of the control trigger through vtorueOO delay line and the second capacitor is connected to the second input of the encoder, the outputs of which are connected to the single inputs of the meter triggers, and the zero inputs of the meter triggers and the control trigger trigger are connected to the terminal “Original.

На чертеже показана схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Устройство состоит из двоичного счетчика 1 на п триггерах 2, триггера 3 управлени , линий 4 и 5 задержки, конденсаторов 6 и 7, шифратора 8, например на диодах, и ключа 9 управлени  выполненного на логической схеме «И.The device consists of a binary counter 1 on n triggers 2, trigger 3 on control, delay lines 4 and 5, capacitors 6 and 7, encoder 8, for example on diodes, and control key 9 performed on the "I.

Сигнал импульсной последовательности U подаетс  на счетный вход триггера 2 младшего разр да двоичного счетчика 1 и ключ 9 управлени . Единичный выход триггера 2 старшего разр да счетчика 1 соединен со счетным входом триггера 3 управлени , нулевой выход триггера управлени  - с входом ключа 9 и через линию 4 задержки и конденсатор 7 сThe pulse sequence signal U is applied to the counting input of trigger 2 of the lower bit of the binary counter 1 and the control key 9. The unit output of trigger 2 of the higher bit of counter 1 is connected to the counting input of trigger 3 of control, the zero output of trigger of control — with input of switch 9 and through delay line 4 and capacitor 7 s

одним входом шифратора 8, а выходы шифратора - с единичными входами триггеров 2 счетчика 1. Цепь выдачи кома.нды «Исходное подключена к нулевым входам триггеров 2 двоичного счетчика и триггера управлени .one input of the encoder 8, and the outputs of the encoder with single inputs of the trigger 2 of the counter 1. The output circuit of the coma. The source is connected to the zero inputs of the trigger 2 of the binary counter and the control trigger.

С выхода ключа 9 снимаетс  преобразоваппый сигпал.From the output of the key 9, the transformed sigpal is removed.

Устройство работает следующим образом. Цри подаче команды «Исходное триггеры 2 счетчика 1 и триггер 3 управлени  переход т в исходное (нулевое) состо ние. При этом на нулевом выходе триггера управлени  формируетс  сигнал, который открывает ключ 9 и через линию 4 задержки, конденсатор 7, шифратор 8 подает воздействие па единичныеThe device works as follows. When issuing the command “Initial Triggers 2 of Counter 1 and Control Trigger 3, go to the initial (zero) state. At the same time, at the zero output of the control trigger, a signal is generated that opens the key 9 and, through the delay line 4, the capacitor 7, the encoder 8 delivers the effect to a single

входы триггеров 2 счетчика 1 в виде иараллельного двоичного кода, выражающего дополнение Д1. По команде «Пуск сигналы импульсной последовательности U подаютс  на вход счетчика 1 и вход ключа 9. Поскольку по команде «Исходное ключ открываетс , то импульсы через него поступают па выход устройства.the inputs of the triggers 2 of the counter 1 in the form of a parallel binary code expressing the addition D1. By the command “Start-up, the signals of the pulse sequence U are fed to the input of the counter 1 and the input of the key 9. Since by the command“ The source key is opened, the pulses go through it to the output of the device.

При отсчете т импульсов на выходе счетчика 1 формируетс  команда переполлени , по которой триггер управлени  переходит в единичное состо ние, а ключ закрываетс . Па единичном выходе триггера управлени  по вл етс  сигнал, который через линию 5 задержки , коидеисатор 6, шифратор 8 подаетс  на единичные входы триггеров 2 счетчика 1 в виде двоичного кода, соответствующего дополнению Д2. Таким образом, установка счетчика 1 в исходное положение и последующее введение дополнени  Д2 через линию задержки и перечисленные элементы осуществл етс  в интервале времени между т и т-|-1-м импульсами . С поступлением m+1-ro импульса счетчик начинает €чет пачки импульсов (k-m), заданной дополнением Д2. При этом с выхода устройства импульсы не снимаютс , так :Как ключ закрыт.When counting pulses at the output of counter 1, an overrun command is generated, according to which the control trigger goes to one state and the key is closed. A signal appears on the unit control trigger output, which, via delay line 5, co-detector 6, encoder 8, is fed to the unit inputs of trigger 2 of counter 1 in the form of a binary code corresponding to appendix D2. Thus, the installation of counter 1 in the initial position and the subsequent introduction of the supplement D2 through the delay line and the listed elements is carried out in the time interval between m and m - | -1 pulses. With the arrival of the m + 1-ro pulse, the counter starts the чет odd burst (k-m) given by the D2 addition. In this case, the pulses are not removed from the output of the device, so: As the key is closed.

При отсчете пачки из (k-т) импульсов на выходе счетчика формируетс  команда переполнени . По этой команде триггер унравлени  переводитс  в нулевое состо ние и сигналом с нулевого выхода открываетс  ключ и вводит донолнение Д1 в счетчик. С нриходом (k-m) + l-ro импульса цикл повтор етс .When counting a pack of (k-t) pulses, an overflow command is generated at the output of the counter. By this command, the trigger trigger is switched to the zero state and the key opens from the zero output and enters the D1 completion into the counter. With the input of the (k-m) + l-ro pulse, the cycle is repeated.

Таким образом, при поступлении сигналов импульсной последовательности на вход устройства периодически т импульсов из k пропускаетс  устройством и (k-т) импульсов из k отсекаетс .Thus, when signals of the pulse sequence are received at the input of the device, periodically m pulses from k are transmitted by the device and (k-m) pulses from k are cut off.

Рассмотренный цикл пропускани  и отсечки импульсов осуществл етс  с периодичностью в /г имиульсов.The considered cycle of transmission and cut-off of pulses is carried out at intervals of i / g imiuls.

Если на вход устройства вместо непрерывного потока импульсной последовательности подаетс  унитарный код (пачка импульсов), выражающий измер емый параметр с числом импульсов jV, то па выходе этого устройства образуетс  новый унитарный код NI с числом импульсов.If a unitary code (burst of pulses) is applied to the input of the device instead of a continuous stream of pulse sequence, expressing the measured parameter with the number of pulses jV, then a new unitary NI code with the number of pulses is formed on the output of this device.

-.-.

Если в дробном коэффициенте - 1 заkIf in fractional ratio - 1 for

дать посто нное значение т, то устройство выполн ет функции делител  сигналов им пульсной последовательности с кратностью ,2, 3...give a constant value of m, then the device performs the functions of a pulse sequence signal divider with a multiplicity of 2, 3 ...

Предмет изобретени Subject invention

Устройство дл  умножени  сигналов импульсной носледовательности, содержащее двоичный счетчик, шифратор, схему и триггер уиравлени , конденсаторы и линии задержки,A device for multiplying pulsed nosledity signals, comprising a binary counter, an encoder, a circuit and a trigger trigger, capacitors and delay lines,

отличающеес  тем, что, с целью умножени  сигналов импульсов на дробные коэффициенты , источник импульсной последовательности подключен к входу счетчика и к первому входу схемы «П, второй вход которой соединен с нулевым выходом триггера управлени  и через первую линию задержки и первый конденсатор подключен к первому входу шифратора , единичный выход триггера управлени  через вторую линию задержки и второй конденсатор подключен к второму входу шифратора , выходы которого соедииены с единичными входами триггеров счетчика, причем нулевые входы триггеров счетчика и триггера управлени  подключены к клемме «Исходное .characterized in that, in order to multiply the pulse signals by fractional coefficients, the source of the pulse sequence is connected to the counter input and to the first input of the P circuit, the second input of which is connected to the zero output of the control trigger and through the first delay line and the first capacitor is connected to the first input the encoder, the unit output of the control trigger via the second delay line and the second capacitor is connected to the second input of the encoder, the outputs of which are connected to the unit inputs of the meter triggers, and zero The second inputs of the trigger trigger and the control trigger are connected to the terminal "Original.

SU1739782A 1972-01-14 1972-01-14 SU417896A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1739782A SU417896A1 (en) 1972-01-14 1972-01-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1739782A SU417896A1 (en) 1972-01-14 1972-01-14

Publications (1)

Publication Number Publication Date
SU417896A1 true SU417896A1 (en) 1974-02-28

Family

ID=20500717

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1739782A SU417896A1 (en) 1972-01-14 1972-01-14

Country Status (1)

Country Link
SU (1) SU417896A1 (en)

Similar Documents

Publication Publication Date Title
SU417896A1 (en)
SU409196A1 (en)
SU640268A1 (en) Arrangement for determining transient process parameters
SU1056467A1 (en) Pulse repetition frequency divider with variable division ratio
ES402247A1 (en) Frequency responsive multi-phase pulse generator
SU949791A1 (en) Pulse shaper
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU448392A1 (en) Frequency comparator
SU439925A1 (en) Frequency divider
SU1319281A1 (en) Device for converting time intervals to digital code
SU472470A1 (en) Device for generating clock pulses
SU364095A1 (en) DIFFERENTIAL CONVERTER OF TWO SIGNALS
SU765852A1 (en) Device for receiving telemechanics information thriugh pipeline communication channel
SU600510A1 (en) Method of automatic correction of common time information system instruments
SU1598165A1 (en) Pulse recurrence rate divider
SU537440A2 (en) The device automatically adjusts the selective amplifier
SU583436A1 (en) Device for checking comparison circuits
SU504298A1 (en) Pulse shaper
SU799120A1 (en) Pulse shaping and delaying device
SU402852A1 (en) DEVICE OF ADJUSTABLE PULSE DELAY
SU1277351A1 (en) Pulse repetition frequency multiplier
SU381038A1 (en) DIGITAL PHASOMETER FOR MEASURING THE AVERAGE VALUE OF SHIFT PHASES
SU708361A1 (en) Arrangement for adding pulse-frequency signals
SU499673A1 (en) Pulse Frequency Multiplier
SU785978A1 (en) Device for tolerance checking of pulse repetition frequency