SU519707A1

SU519707A1 - Converter codes in the system of transmission and reception of information

Info

Publication number: SU519707A1
Application number: SU1916181A
Authority: SU
Inventors: Михаил Яковлевич Эмдин
Original assignee: Ленинградское Отделение Центрального Научно-Исследовательского Института Связи
Priority date: 1973-05-11
Filing date: 1973-05-11
Publication date: 1976-06-30

Description

6, 7, 8, 9 которого вл ютс входами .преобразовател 1КОДОВ, олределитель 10 превышени четности, три входа 11, 12, 13 которого соединены с трем выходами 14, 15, 16 соответственно фиксатора 1 и счетными входами (см. фиг. 2) второго, Т1ретьего и четвертого разр дов, выполненных «а триггерах 3, 4, 5 счетчика фиксатора 1, четвертый выход 17 фиксатора 1 соединен с четвертым входом 18 определител 10. Кроме того, входы И, 12, 13, 18 определител 10 соединены с входами определител 19 четности, выход .которого через инвертор 20 .подключен к избыточному (контрольному) выходу 21 преобразовател кодов, К ко.торому также лодклЮЧен один из входов блока 22 логической эквивалентности, другой вход которого по.дключен к избыточному (контрольному) входу 23 преобразовател , а выход блока 22 вл етс выходом соответстви . Определитель 10 через формирователь 24 одиночно.го импульса соединен с объединенными одними входами элементов И 25, И 26, выходы которых подключены к одним из входов элементов ИЛИ 27, ИЛИ 28, к другим входам которых подключены соот .ветственно выходы 29, 30 формировател 31 управл ющих импульсов. Выходы элементов ИЛИ 27, ИЛИ 28 соединены соответственно с пр мым счетным входом 32 первого разр да (триггер 2) счетчика фиксатора 1 и с реверсивным счетным входом 33 фиксатора 1. Другие входы элементов И 25, И 26, вход формировател 31, информационные входы 6, 7, 8, 9, избыточный вход 23, вход 33 св заны с управл ющим блоком (не показан ). По .входу 34 фиксатора 1 задаетс режим его работы.6, 7, 8, 9 of which are the inputs of the 1COD converter, the converter 10 is parity exceeding, three inputs 11, 12, 13 of which are connected to three outputs 14, 15, 16, respectively, of the clamp 1 and counting inputs (see Fig. 2) of the second, T1 of the third and fourth bits, performed by the flip-flops 3, 4, 5 of the latch counter 1, the fourth output 17 of the latch 1 is connected to the fourth input 18 of the determinant 10. In addition, the inputs And 12, 13, 18 of the determinant 10 are connected to the inputs parity determiner 19, the output of which through the inverter 20. is connected to the excess (control) output 21 p A code converter, to which the second also has one of the inputs of the logical equivalence block 22, the other input of which is connected to the redundant (control) input 23 of the converter, and the output of the block 22 is the corresponding output. The determinant 10 through the shaper 24 single.go pulse is connected to one input of the elements And 25, 26, the outputs of which are connected to one of the inputs of the elements OR 27, OR 28, to the other inputs of which are connected respectively to the outputs 29, 30 of the imager 31 controls pulses. The outputs of the elements OR 27, OR 28 are connected respectively to the direct counting input 32 of the first bit (flip-flop 2) of the latch counter 1 and to the reversible counting input 33 of the latch 1. Other inputs of the And 25, And 26 elements, the input of the imaging unit 31, information inputs 6 7, 8, 9, redundant input 23, input 33 are connected to a control unit (not shown). At input 34 of lock 1, its operation mode is set.

Преобразователь кодов работает следующим образом.Converter codes works as follows.

Информаци , предназначенна дл преобразовани , поступает «а входы 6, 7, 8, 9 и 23 преобразовател от управл ющего блока в коде «два из л ти. Информационное значение поступившей на входы 6-9 информации фиксируетс с помощью фиксатора 1. Контрольное значение поступившей по входу 23 информации вообще не фиксируетс , т. е. вход 23 не используетс .The information intended for the conversion comes in. And the inputs 6, 7, 8, 9 and 23 of the converter from the control block in the code are two out of one or two. The information value of the information received at inputs 6-9 is recorded using latch 1. The reference value of information received at input 23 is not recorded at all, i.e. input 23 is not used.

Дл того, чтобы лучше проиллюстрировать принцип действи преобразовател -кодов, рассмотрим таблицу преобразовани дес тичного кода в двоич.ный код и в код «два из п ти.In order to better illustrate the principle of operation of the converter codes, consider the table of converting a decimal code into a binary code and into the code "two out of five."

Из таблицы видно, что всем информационным значени м информации, поступившей в коде «два из п ти на входы 6, 7, 8 и 9 преобразовател (сигналы на этих входах размещены в графах /1, 1/2, /4 /7 соответственно ), однознач.но соответствуют определенные Комбинации двоичного кода, однако дес тичные значени комбинаций этих кодов оказываютс различными.The table shows that all the information values of the information received in the code are two out of five to the inputs 6, 7, 8 and 9 of the converter (the signals on these inputs are placed in columns / 1, 1/2, / 4/7, respectively) The unique combinations of binary code correspond unambiguously, but the decimal values of the combinations of these codes are different.

При таком рассмотрении избыточный вход 23 преобразовател , которому в таблице соответствует графа fo, не имеет никакого значени .In this consideration, the redundant input 23 of the converter, to which the table corresponds to the graph fo, has no meaning.

Таким образом, дл преобразовани двоичного кода в код «два из п ти достаточноThus, to convert a binary code into a code, "two out of five is sufficient

.проанализировать количество возбуж.денных выходов двоичного четырехразр дного счетчика фиксатора 1 и в случае, если число возбужденных выходов окажетс больше, чем два, «а счетный вход 32 этого счетчика необходимо подать дополнительный одиночный. analyze the number of excited outputs of the binary four-bit counter of latch 1 and if the number of excited outputs is more than two, "and the counting input 32 of this counter must be submitted an additional single

импульс. Это утверждение справедливо, так ка.к дес тичиому значению- «7 и дес тичному значению «11 двоичного кода соответствуют три возбужденных триггера двоичного счетчика.pulse. This statement is true, since to the ten decimal value “7 and decimal value” 11 of the binary code there correspond three excited triggers of the binary counter.

Анализ количества возбужденных выходов четырехразр дного двоичного счетчика фиксатора 1 осуществл ет определитель 10 превышени четности. При превышении четности возбужденных выходов 14, 15, 16, 17 преобразовател на выходе определител 10 по вл етс сигнал, который воздействует на формирователь 24 одиночного импульса, на выходе которого по вл етс одиночный импульс, поступающий через элемент ИЛИ 27 на пр мой счетный ВХОД 32 счетчика фиксатора 1, в результате чего происходит преобразование инЛормационного значени кода.The analysis of the number of excited outputs of the four-bit binary counter of latch 1 performs the parity overtempter 10. When the parity of the excited outputs 14, 15, 16, 17 of the converter is exceeded, a signal appears at the output of the determiner 10, which acts on the single pulse generator 24, at the output of which a single pulse appears through the OR element 27 to the direct counting INPUT 32 the latch counter 1, as a result of which the conversion of the information value of the code occurs.

Рассмотрим пример преобразовани информационных значений исходного кода «два из п ти в выходной код «два из п ти с другим дес тичным значением. Предпо.ложим, что значение исходного кода «два из п ти, соответствующее дес тичному значению «8, требуетс преобразовать ъ выходной «од «два из 1ПЯТИ, дес тичное значение которого соответствует «б. Информаци о количестве щагов преобразовани (в данном случае два шага) вводитс в дес тичном коде в виде послелов тельных импульсов на :вход элемента ИЛИ 27.Consider an example of converting information values of the source code "two out of five into output code" two out of five with a different decimal value. Suppose that the source code value "two out of five, corresponding to the decimal value" 8, needs to be converted into an output "one" two out of 1 FIVE, the decimal value of which corresponds to "b. Information on the number of conversion steps (in this case, two steps) is entered in decimal code as positive pulses per: input of the OR element 27.

Итак, егли от управл ющего блока «а входы 6, 7, 8, 9 и 23 поступает инбормапи в коде «два из п ти, соответствующа дес тичному значению «8, то в соответствии с таблиней будут переключены в рабочее состо ние первый и четвертый разр ды (триггеры 2 и б двоичного счетчика фиксатора 1. Происходит (Ъиксапи информационной части исходной информации. Затем под действием ИМПУЛЬСОВ, поступающих на элемент ИЛИ 27. происходит преобразование инсЬормационной части зафиксированного в Фиксаторе 1 кода «два из п ти. Под действием цепного импУльса. поступающего через элемент ИЛИ 27 н счетный вход 32 первого -разр да fтриггер 2i двоичного счетчика фиксатора 1. все разр ды его принимают значени , соответстт УЮщие информационной части дес тичного значени «7 кода «пва из п ти. В соответствии с таблицей первые три разр да Стриггеры 2. 3. 4 счетчика наход тс в исходном состо нии, а четвертый разр д (триггеп б) -в рабочем. Под действием втопого импульса, пО туцающего через элемент ИЛИ 27 на счетный вход 32 Фиксатора 1, все разр ды счетчика Фиксатора 1 принимают значени , соответствующие дес тичному значению «7 двоичного кода. В соответствии с т блипей пепвые три разр да счетчика (тритгеры 2. 3, 41 переход т в рабочее состо ние, четвертый разр д (триггер 5Т-в исходно. При этом оказываютс возбужденными три информационных выхота 14, 15, 16 цреобразовател , в результате чего на выходе опр делител 10 по вл етс сигнал, поступающий на ВХОД формировател 24, который вырабатывает одиночный импульс, поступающий через элемент «ИЛИ 27 на вход 32 первогоразр да счетчика фиксатора 1. Счетчик переходит в следующее досто ние, соответствующее дес тичному значению «б информационного значени кода «два из п ти. В соответствии с таблицей первый разр д (триггер 2) счетчика возвращаетс в исходное состо ние , второй и третий разр ды (триггеры 3, 4) сохран ют рабочее состо 1ние, а четвертый разр д (триггер 5) - исходное. При этом «а выходах 14, 15, 16, 17 по вл етс информаци , соответствующа дес тичному значению «6 кода «два из п ти. Таким образом , преобразователь обеспечивает преобразование исходного кода «два из п ти в выходной код «два из п ти с другим дес тичным значением. Рассмотрим пример дополнительного использовани преобразовател . Предположим, что -двоичный четырехразр дный счетчик фиксатора 1 построен таким образом, что при подаче одного импульса на его вход дес тичное значение состо -ний триггеров 2-5 счетчика уменьщаетс на единицу . Это значит, что, если, например, двоичный счетчик находилс в состо нии «1, то при по-гтуплении одного импульса через элемент ИЛИ 27 на счетный вход 32 фиксатора 1, счетчик перейдет в исходное состо ние. Тогда, если от управл ющего блока на входы 6, 7, 8, 9 и 23 преобразовател блдет подано такое значение кода «два из п ти, дес тичное значение которого соответствует «1, «2, «3, «4, «5 или «6, то дво-ичный счетчик вернетс в исходное состо ние -после того, как на вход элемента ИЛИ 27 -поступит один, два, ТРИ, четыре, п ть или -шесть ИМПУЛЬСОВ соответственно. Устройство (не показа«о1 , вместе с КОТОРЫМ работает преобразователь , выдает требуемое количество декадных ИМПУЛЬСОВ.So, from the control unit “a”, inputs 6, 7, 8, 9 and 23 come to the computer in code “two out of five, corresponding to the decimal value“ 8, then in accordance with the table, the first and fourth bits (triggers 2 and b of the binary counter of the latch 1. Occurs (fixing the information part of the initial information. Then, under the effect of PULSES, coming to the OR OR 27. There is a conversion of the information part of the code fixed in Fixer 1 two from five. Under the influence of the chain impulse coming o through the element OR 27 and the counting input 32 of the first bit frigger 2i of the binary counter latch 1. all bits take its values according to the informational part of the decimal value "7 code" of five out of five. According to the table, the first three bits yes Strippers 2. 3. 4 counters are in the initial state, and the fourth bit (trigger b) is in the working state. Under the action of the impulse that ticks through the OR element 27 to the counting input 32 of Fixer 1, all bits of the Fixer counter 1 take values corresponding to decimal "7 binary code. In accordance with the time of discharge of the counter three bits of the counter (triggers 2. 3, 41 are transferred to the working state, the fourth discharge (trigger 5T-at the initial. At the same time, three informational exits 14, 15, 16 of the regenerator are excited, as a result at the output of the resolver 10, a signal arrives at the INPUT of the imager 24, which produces a single pulse arriving through the OR 27 element at the input 32 of the first bit of the latch counter 1. The counter changes to the next value corresponding to the decimal value b. informational Two of five code values. In accordance with the table, the first bit (trigger 2) of the counter returns to its original state, the second and third bits (flip-flops 3, 4) retain the working state and the fourth bit (trigger 5) - initial. In this case, the outputs 14, 15, 16, 17 show information corresponding to the decimal value "6 code" two out of five. Thus, the converter provides the conversion of the source code "two out of five into output code "two of five with a different decimal value. Consider an example of additional use of the converter. Suppose that a dual four-bit counter of latch 1 is constructed in such a way that when one pulse is applied to its input, the decimal value of the states of the trigger 2-5 of the counter decreases by one. This means that if, for example, the binary counter was in the state "1, then if one pulse was received through the OR element 27 to the counting input 32 of the latch 1, the counter would return to the initial state. Then, if from the control unit to the inputs 6, 7, 8, 9 and 23 of the converter, such a code value “two out of five, the decimal value of which corresponds to“ 1, “2,“ 3, “4,“ 5 or "6, then the double counter will return to its original state after the input of the element OR 27 is received by one, two, THREE, four, five, or six pulses, respectively. The device (not showing “o1”, together with WHICH the converter works, gives the required number of decade PULSES.

Если же от управл ющего блока на входы б, 7, 8. 9 и 23 преобразовател будет подан -в коле «два из п ти запрос на выдачу, например, семи декадных ИМПУЛЬСОВ, то все разр ды двоичного счетчика Фиксатора 1 приобретут такое значение двоичного кода, КОТОРОМУ соответствует дес тичное значение «8 (см. таблицу ). ПРИ подаче первого декадного импу.ггьс-а на вход элемента ИЛИ 27 будет цодан первый ИМПУЛЬС, который ПОСТУПИТ на вход 32 Фи1Кг топа 1 и переключит счетчик в состо ние «7. ПРИ этом окажутс возбужденными ТРИ разр да (триггеры 2, 3. 4 лвоичного счетчика Фиксатора 1. в результате чего сработает определитель 10 превыщени Ч-етности и подаст КОМЯ-НЛУ в -Формирователь 24. На вход элемента ИЛИ 27 будет Подан отстноиный импуль-с. КОТОРЫЙ, ттостлпив -на хоп 32 Фиксатора 1, переведет счетчи-к в состо ние , дес тичное значение которого соотчетствует «б. При поступ.тении -второго импульса иа вход элемента ИЛИ 27 счетчик -перейдет в состо дие «5, третьего - в состо ние «4, четвертого - в состо ние «3, п того - в состо ние «2, шестого - в состо ние «1 и седьмого - в исходное состо ние.If, however, from the control unit to inputs b, 7, 8. 9 and 23 of the converter are sent in the number of two out of five requests for, for example, seven ten-day PULSES, then all bits of the Fixator 1 binary counter will acquire the value of binary code, which corresponds to the decimal value «8 (see table). When the first decade impulse is delivered, the first impulse will be sent to the input of the element OR 27, which will COME to the input 32 Phi1Cg of top 1 and switch the counter to the state “7. At the same time, THREE bits will appear excited (triggers 2, 3. 4 of the lvoic counter of Fixer 1. As a result, the determinant 10 exceeding the E-value will work and COM-NLU will be sent to the Former 24. A separate impulse will be sent to the input of the OR element 27 WHICH, tototal-on-hop 32 Fixer 1, will transfer the counter to a state, the decimal value of which corresponds to “b. When the second pulse is received and the input of the element OR 27, the counter will pass to the state“ 5, the third - to the state "4, the fourth - to the state" 3, p that - to the state "2, the sixth - to state "1 and seventh - to its original state.

Таким образом, -с помощью преобразовател можНо обеспечить выдачу семи (дл данного примера) декадных импзльсов несмотр на то, что зафиксированное триггерами 2- 5 фиксатора 1 дес тичное значение двоичного кода отличалось от дес тичного значени «7 1кода «два из п ти.Thus, with the help of the converter, it is possible to ensure the issuance of seven (for this example) decadic pulses, despite the fact that the decimal value recorded by triggers 2-5 of latch 1 differed from the decimal value of "7 1 code" two out of five.

В р де случаев оказываетс недостаточно иметь преобразование информационного значени кода «два из п ти, а требуетс на выходе преобразовател нар ду с информационным значением преобразованного кода «два из п ти иметь его контрольное, т. е. избыточное значение.In a number of cases, it is not enough to have the information transform of the code "two out of five, but it is required at the output of the converter, along with the informational value of the converted code, two out of five to have its control, i.e., redundant value.

Дл преобразовани в Код «два из л ти информации, зафиксированной в двоичном счетчике, достаточно -проанализировать количество возбужденных выходов 14-17 преобразовател , и если число возбужденных выходов меньше двух, подать на контрольный, т. е. избыточный выход 21 нреобразовате.л соответствующий сигнал. Указанный анализ состо ний информационных выходов 14-17 преобразовате.л осуществл ет определитель 19 четности. Если количество возбужденных информационных выходов 14-17 равно двум, то на избыточном выходе 21 сигнал будет отсутствовать, а если меньше дв)х - сигнал по витс .To convert to Code "two of the two information recorded in a binary counter, it is sufficient to analyze the number of excited outputs 14–17 of the converter, and if the number of excited outputs is less than two, apply to the control one, i.e., the excess output 21 will convert signal. This analysis of the states of the information outputs 14-17 of the converter. L is performed by the parity determiner 19. If the number of excited information outputs 14-17 is equal to two, then there will be no signal at the redundant output 21, and if less than two) x, the signal will be absent.

Рассмотрим работу преобразовател кт ов, в котором обеспечиваетс проверка соответстви постзпаюЩей и зафиксированной в фиксаторе I информации. Этот преобразователь фиксирует информацию, приход щую из управл ющего блока на входы 6, 7, 8, 9. анализирует ее с помощью определител 19 четности и результат анализа выдает на избыточный выход 21. Если фиксаци поступивщей на входы 6, 7, 8, 9 информации в фиксаторе 1 произошла без искажени , на выходе соответстви блока 22 логической эквивалентности по витс сигнал. Если же при фиксации имело место искажение поступившей информации , на выходе соответстви сигнала не будет. При этом управл ющий блок сможет повторно ввести в фиксатор I информацию и, если эта информаци будет правильно зафиксирована , то на выходе соответстви блока 22 по витс сигнал соответсгви . Этот сигнал мож-ет быть реализован в управл ющем блоке.Consider the operation of the transducers, in which the verification of the correspondence of the post-closing information and recorded in the latch I information is provided. This converter captures the information coming from the control unit to the inputs 6, 7, 8, 9. analyzes it with the help of the parity determiner 19 and gives the result of the analysis to the excess output 21. If fixing the information received to the inputs 6, 7, 8, 9 in lock 1, it occurred without distortion; the output of the corresponding block 22 of logical equivalence is based on a signal. If during the fixation there was a distortion of the received information, there will be no signal at the output of the correspondence. In this case, the control unit will be able to re-enter information into latch I and, if this information is correctly recorded, then the output of the corresponding block 22 shows the corresponding signal. This signal can be implemented in the control unit.

Рассмотрим работу преобразовател кодов, который обладает более щирокими функциональными возможност ми и предназначен дл преобразовани исходного кода «два из п ти в выходной код «два из п ти, дес тичное значение которого может быть как увеличено, так и уменьщ-енО по команде управл ющего блока.Consider the operation of the code converter, which has wider functionality and is designed to convert the source code "two out of five into output code" two out of five, the decimal value of which can be either increased or decreased by command of the manager. block.

Двоичный счетчик фиксатора Г выполнен дл этдго случа ipejBepCHBHbTM, т. ev ;б зависимости от 1комаиды управл ющего блока он может каК суммировать поступающие на его счетный вход 32 сигналы, так и вычитать их. При по влении сигнала на выходе 29 формировател 31 через элемент ИЛИ 27 подаетс на пр .мой счетный вход 32 фиксатора 1 сигнал , в результате чего дес тичное значение поступившего из управл ющего блока кода «два из п ти увеличиваетс (уменьшаетс )The binary counter of the latch G is made for the ipjBepCHBHbTM case, i.e., depending on the 1k command of the control unit, it can both add up to the signals coming to its counting input 32 and also subtract them. When a signal appears at output 29 of generator 31, an OR signal 27 is fed to the counting input 32 of latch 1, a signal, as a result of which the two-of-five code received from the control block increases (decreases)

на единицу, если же на выходе 29 формировател 31 по витс п сигналов, то дес тичное значение исходного кода «два нз п ти увеличитс (уменьшитс ) на п. При, по влении сигнала на выходе 30 формировател 31 через элемент ИЛИ 28 подаетс на реверсивный счетный вход 33 фиксатора 1 сигнал, в результате чего дес тичное значение поступившего из управл ющего блока кода «два из п ти уменьшаетс (увеличиваетс ) на единицу, если же на выходе 30 формировате.л 31 ло Витс п сигналов, то дес тичное значение исходного кода «два из п ти уменьшитс , (увеличитс ) на п.per unit, if at the output 29 of the imager 31 there are n signals, then the decimal value of the source code "two to five will increase (decrease) by n. When the signal appears at the output 30 of the imaging device 31 through the OR 28 element is fed to the reversible the counting input 33 of latch 1 signal, as a result of which the decimal value of the "two out of five” code received from the control block decreases (increases) by one, if the output 30 forms a 31 code "two of the five will decrease, (increase) by .

Направление изменени зафиксированнойDirection of change fixed

в фиксаторе I информации (уменьшение или увеличение) при действии одиночного импульса на счетный вход 32 или 33 обусловлено внутренними св з ми разр дов (триггеров 2-5).in latch I information (decrease or increase) under the action of a single pulse on the counting input 32 or 33 due to internal connections of bits (flip-flops 2-5).

Значит в зависимости от того, какой из двух счетных входов (пр мой 32 или реверсивный 33) лТвоичного счетчика фиксатора 1 используетс , ос ществл етс подключение к нему выхода формировател 24 одиночногоThis means that depending on which of the two counting inputs (direct 32 or reversible 33) of the dual counter latch 1 is used, the output of the single former 24 is connected to it.

импульса с помощью элементов И 25, И 26,impulse using elements And 25, And 26,

Claims

Invention Formula

A code converter in the system for transmitting and receiving information that contains a lock of information processed. made in the form of a four-bit binary counter, information inputs of which

are inputs of a code converter, characterized in that, in order to convert the source code "two out of five into output code", two out of five, the decimal value of which differs from the decimal

values of the source code "two of five, it introduced the determinant of parity, the first three inputs of which are connected to the three latch outputs and the counting inputs of the second, third, fourth bits

the counter, and the fourth input — with the fourth output of the latch; the output of the parity excess determiner through the shaper of a single pulse, the OR element is connected to the counting input of the first digit of the counter.

2. Conversion to ptel under item 1, characterized in that. what. with enhanced functionality, a parity determinant is introduced, the inputs of which are connected to

- latch outputs, determinant inputs

exceeding the parity and counting inputs of the counter bits, except for the first bit, and the output through the inverter with the redundant output of the converter.

3. The converter according to claim 2, characterized in that a pin of logical equivalence is inputted, one input of which is connected to the redundant output of the code converter, the other input is connected to the redundant input

the code converter, and the output is the output of the match.

4. Converter for PP. 2 and 3, characterized in that a control pulse driver is inputted, the outputs of which are connected respectively via OR elements to the forward and reversible counting inputs of the clamp, and the input is connected to the control unit.