SU648982A1 - Arrangement for correcting single errors - Google Patents

Arrangement for correcting single errors

Info

Publication number
SU648982A1
SU648982A1 SU772529402A SU2529402A SU648982A1 SU 648982 A1 SU648982 A1 SU 648982A1 SU 772529402 A SU772529402 A SU 772529402A SU 2529402 A SU2529402 A SU 2529402A SU 648982 A1 SU648982 A1 SU 648982A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
outputs
group
decoder
Prior art date
Application number
SU772529402A
Other languages
Russian (ru)
Inventor
Дмитрий Геннадьевич Колкунцов
Виктор Антонович Екимов
Людмила Васильевна Рысева
Владимир Иванович Дикалов
Original Assignee
Предприятие П/Я Р-6521
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6521 filed Critical Предприятие П/Я Р-6521
Priority to SU772529402A priority Critical patent/SU648982A1/en
Application granted granted Critical
Publication of SU648982A1 publication Critical patent/SU648982A1/en

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Изобретение относитс  к вьг ислительной технике и может найти приме нение при передаче управл ющих команд с уплотнением канала св зи. Известно устройство дл  испра лени  одиночных ошибок, содержащее регистр приемных элементов, дешифра тор, группу элементов ИЛИ, группу элементов И, элемент фиксации окончани  приема кодовой комбинации, эл мент запрета 1. Недостатком известного устройств  вл етс  его низкое быстродействие, определ емое тем, что кодова  комбинаци  сначала анализируетс , а за тем искаженный разр д регистра приемных элементов исправл етс . Наиболее близким техническим реше нием к предлагаемому изобретению  вл етс  устройство дл  исправлени  одиночных ошибок, содержащее регистр приемных элементов, coeдинe; ный с матрицей, регистр сдвига, элемент фиксации окончани  приема кодовой комбинации, элемент запрета, логичес кий элемент ИЛИ, трехфазовую схему И сдвигающую шину регистра сдвига и ши ну тактовых импульсов 2. Недостаток этого устройства - дополнительные затраты машинного времени дл  коррекции ошибок. Целью изобретени   вл етс  повышение быстродействи . Это достигаетс  тем, что в устройство дл  исправлени  одиночных ошибок , содержащее приемный регистр, дешифратор , блок управлени , группу элементов И и группу элементов ИЛИ, причем выходы приемного регистра соединены с соответствующими входами дешифратора , введены дополнительные св зи: выходы дешифратора, образующие соответствующие группы кодовых комбинаций, соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены с первыми входами соответствующих элементов И группы, ввакод блока управлени  соединен со вторыми входами всех элементов И, вхо.цы зл ементов И  вл ютс  группой выходов устройства, На чертеже изображена блок-схема устройства дл  исправлени  одиночных ошибок. В состав устройства входит приемный регистр 1, дешифратор 2, элементов ИЛИ 3, группа элементов И 4. блок 5 управлени .The invention relates to engineering technology and can be used in the transmission of control commands with the compression of the communication channel. A device for correcting single errors is known, which contains a register of receiving elements, a decoder, a group of elements OR, a group of elements AND, a fixation element of the end of reception of a code combination, an inhibitor 1. A disadvantage of the known devices is its low speed, determined by the fact that the code combination is first analyzed, and then the distorted bit of the register of receiving elements is corrected. The closest technical solution to the present invention is a device for correcting single errors, comprising a register of receiving elements, the coefficient; with a matrix, a shift register, a fixation element of the reception of a code combination, a prohibition element, a logical element OR, a three-phase scheme AND a shift bus of the shift register and a clock pulse 2. The disadvantage of this device is the additional cost of computer time for error correction. The aim of the invention is to increase speed. This is achieved in that the device for correcting single errors, containing the receiving register, the decoder, the control unit, the group of elements AND, and the group of elements OR, the outputs of the receiving register are connected to the corresponding inputs of the decoder; additional connections are introduced: the outputs of the decoder forming the corresponding groups code combinations, are connected to the inputs of the corresponding elements OR of the group, the outputs of which are connected to the first inputs of the corresponding elements AND of the group, the input of the control unit is connected to the second inputs of all AND elements, the inputs of the AND elements are a group of device outputs. The drawing shows a block diagram of a device for correcting single errors. The device includes a receiving register 1, a decoder 2, elements OR 3, a group of elements AND 4. control unit 5.

.. .J,-.f . : ;. ,... .J, -. F. :; ,

-, .-3 t Устройство дл  исправлени  одиноч ных ошибок работает на примере декодировани  п тиэлементного кода следующим образом. Дл  передачи информа ции, используютс ,например четыре рабочие кодовые комбинации 10110, 1100 01010, 00101. При искажении одного элемента в первой прин той кодовой комбинации на вход приемного регистра будет прин т либо код-00110, либо - 11110, либо - 10010, либо - 10100, либо - 10111. При приеме всех последующих кодовых комбинаций составл етс  перечень кодовых комбинаций дл  случа  искажени  одного элемента рабочих кодовых комбинаций.. Выходы дешифратора, которые объединены перечнем кодовых комбинаций, группируют и завод т на входы соответствующих элементов ИЛИ, образующих группу элементов ИЛИ 3. При этом независимо от того, кака  придет кодова  комбинаци : либо с одиночной ошибкой, либо без нее, на выходе соо ветствующего элемента ИЛИ будет присутствовать сигнал, соответствующей рабочей кодовой комбинации. Преимущество устройства дл  исправ лени  одиночных ошибок заключаетс  в увеличении быстродействи  исправле ни  одиночных ошибок, так как процес исправлени  заканчиваетс  одновремен но с по влением сигнала на выходе бл ка управлени ,т.е. при фиксации сиг-,.-3 t The device for correcting single errors works on the example of decoding a five-element code as follows. For transmitting information, for example, four working code combinations 10110, 1100 01010, 00101 are used. If one element in the first received code combination is distorted, either code 00110 or 11110 or 10010 is received at the input of the receiving register. - 10100, or - 10111. When receiving all subsequent code combinations, a list of code combinations is compiled for the case of distortion of one element of the working code combinations. The decoder outputs, which are combined by the list of code combinations, are grouped and input to the corresponding elements. OR, forming a group of elements OR 3. At the same time, regardless of what the code combination comes: either with a single error or without it, the output of the corresponding element OR will have a signal corresponding to the working code combination. The advantage of the device for correcting single errors is to increase the speed of correction of single errors, since the correction process ends simultaneously with the appearance of a signal at the output of the control unit, i.e. when fixing sig

Claims (2)

648982 нала окончани  приема кодовой комоинации , при этом не требуетс  дополнительных тактовых импульсов дл  организации процесса коррекции. Формула изобретени  Устройство дл  исправлени  одиночных ошибок, содержащее приемный регистр , дешифратор, блок управлени , группу элементов И и группу элементов ИЛИ, причем выходы приемного регистра соединены с соответствующими входами дешифратора, отличающеес  тем, что, с целью повышени  быстродействи , выходы дешифратора , образующие соответствующие группы кодовых комбинаций, соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены с первыми входами соответствующих элементов И группы, выход блока управлени  соединен со вторыми входами всех элементов И, входы элементов И  вл ютс  группой выходов устройства. Источники информации, при-н тые во внимание при экспертизе 1.За вка № 2094238/18-24, кл. G 06 F 11/08, 06.01.75. 648982 to terminate the reception of a code combination, and no additional clock pulses are required to organize the correction process. Claims An apparatus for correcting single errors, comprising a receiving register, a decoder, a control unit, a group of elements AND, and a group of elements OR, the outputs of the receiving register are connected to the corresponding inputs of the decoder, characterized in that, to improve speed, the outputs of the decoder forming the corresponding groups of code combinations, connected to the inputs of the corresponding elements OR groups, the outputs of which are connected to the first inputs of the corresponding elements AND groups, the output of the control unit detecting connected to second inputs of AND gates, the AND inputs are a group of outputs of the device. Sources of information, taken into account in the examination 1.Zak vek number 2094238 / 18-24, class. G 06 F 11/08, 01/06/75. 2.Авторское свидетельство СССР 363979, кл. G 06 F 11/08, 1971.2. USSR author's certificate 363979, cl. G 06 F 11/08, 1971.
SU772529402A 1977-09-21 1977-09-21 Arrangement for correcting single errors SU648982A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772529402A SU648982A1 (en) 1977-09-21 1977-09-21 Arrangement for correcting single errors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772529402A SU648982A1 (en) 1977-09-21 1977-09-21 Arrangement for correcting single errors

Publications (1)

Publication Number Publication Date
SU648982A1 true SU648982A1 (en) 1979-02-25

Family

ID=20727024

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772529402A SU648982A1 (en) 1977-09-21 1977-09-21 Arrangement for correcting single errors

Country Status (1)

Country Link
SU (1) SU648982A1 (en)

Similar Documents

Publication Publication Date Title
SU648982A1 (en) Arrangement for correcting single errors
SU558658A3 (en) Device for transmitting digital information
SU1138947A1 (en) Majority decoding device
SU959286A2 (en) Apparatus for detecting errors of bipolar signal
SU785993A1 (en) Decoding device
SU625311A1 (en) Binary information transmitter-receiver
SU1656685A2 (en) Serial-to-parallel converter
SU1117848A1 (en) Binary cyclic code decoder
SU1080132A1 (en) Information input device
SU729849A2 (en) Error correcting device
SU512591A1 (en) Recurrent clock error correcting device
SU944143A2 (en) Telegram transmitting device
SU866763A1 (en) Device for receiving repeatedly transmitted combinations
SU1262736A1 (en) Device for duplex transmission and reception of information
SU1081639A2 (en) Device for translating serial code to parallel code
SU1374433A1 (en) Code converter
SU613515A2 (en) Cyclic code decoder
JPS55158752A (en) Receiving system for inverse double transmission data
SU985959A1 (en) Interative code decoder
SU1280635A1 (en) Signature analyzer
SU796840A1 (en) Device for determining number position on numerical axis
SU822178A1 (en) Binary number comparator
SU1585798A1 (en) Device for detecting and correcting errors
SU465748A1 (en) Phasing method when transmitting information by cyclic code
RU1815670C (en) Device for intermittent occurrence of data