SU1280635A1 - Signature analyzer - Google Patents
Signature analyzer Download PDFInfo
- Publication number
- SU1280635A1 SU1280635A1 SU853949959A SU3949959A SU1280635A1 SU 1280635 A1 SU1280635 A1 SU 1280635A1 SU 853949959 A SU853949959 A SU 853949959A SU 3949959 A SU3949959 A SU 3949959A SU 1280635 A1 SU1280635 A1 SU 1280635A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- levels
- multiplexer
- output
- information
- shift register
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к технической диагностике. Целью изобретени вл етс расширение области применени сигнатурного анализатора за счет обработки дискретной информации с числом уровней более трех. Сигнатурный анализатор содержит шифратор 1, формирователь 4 временных сигналов, блок 3 индикации и формирователь 2 сигнатур, в , состав которого вход т регистр 5 сдвига, сумматор 7 по модулю два и мультиплексор 6. При контроле цифровых объектов , на выходе которых присутствует информаци с числом уровней больше трех, шифратор преобразует данную информацию в двоичный код, который управл ет адресными входами мультиплексора , группы информационных входов которого соединены с группами выходов регистра сдвига Б соответствии с видами образующих полиномов,, различных дл каждого из адресов мультиплексора . Таким образом обеспечиваетс контроль дискретных устройств (Л с числом уровней более трех, а также с логическими уровн ми,отличными от стандартных уровней ТТЛ. 1 ил.The invention relates to computer technology, in particular to technical diagnostics. The aim of the invention is to expand the scope of the signature analyzer by processing discrete information with more than three levels. The signature analyzer contains an encoder 1, a shaper of 4 time signals, an indication unit 3 and a shaper of 2 signatures, the composition of which includes a shift register 5, an adder 7 modulo two and a multiplexer 6. When monitoring digital objects, the output with information is more than three levels, the encoder converts this information into a binary code that controls the address inputs of the multiplexer, the information input groups of which are connected to the output groups of the shift register B according to the types ,, different constituent polynomials for each of the address multiplexer. Thus, control of discrete devices is provided (L with the number of levels more than three, as well as with logic levels different from standard TTL levels. 1 Il.
Description
ю эоuh
э 65 00 елe 65 00 ate
; ;
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853949959A SU1280635A1 (en) | 1985-08-29 | 1985-08-29 | Signature analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853949959A SU1280635A1 (en) | 1985-08-29 | 1985-08-29 | Signature analyzer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1280635A1 true SU1280635A1 (en) | 1986-12-30 |
Family
ID=21196148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853949959A SU1280635A1 (en) | 1985-08-29 | 1985-08-29 | Signature analyzer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1280635A1 (en) |
-
1985
- 1985-08-29 SU SU853949959A patent/SU1280635A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US № 3976864, кл. 235-153, 1976. Авторское свидетельство СССР № 903898, кл. G 06 F 15/46, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3761621A (en) | Method for the transmission of information using time multiplex principles | |
SU1280635A1 (en) | Signature analyzer | |
KR880012016A (en) | Digital Phase Look Loop | |
SU1179341A1 (en) | Signature analyser | |
US5097333A (en) | Interframe deinterleave switching circuit | |
SU750749A1 (en) | Code combination shaper | |
US5122980A (en) | Encoder interpolator circuit | |
SU1107318A1 (en) | Automatic morse code generator | |
SU1417193A1 (en) | Series to parallel code converter | |
SU1221657A2 (en) | Information input device | |
SU1487195A1 (en) | Code converter | |
SU1603360A1 (en) | Generator of basic functions | |
SU1396255A1 (en) | Device for shaping relative bipulse signal | |
SU1363209A1 (en) | Priority device | |
SU1345263A1 (en) | Device for checking rom | |
SU1095397A1 (en) | Converter of binary signal to balanced five-level signal | |
SU1325454A1 (en) | Multichannel device for time shift of coincidence pulses | |
SU1131032A1 (en) | Selector of given code combination of pulses | |
SU963010A1 (en) | Device for recording and reading-out information | |
SU1091358A1 (en) | Address information transmission device | |
SU1453621A1 (en) | Detector of binary signal combinations | |
SU1684787A1 (en) | Data input device | |
SU1649531A1 (en) | Number searcher | |
SU1385300A1 (en) | Signature analyzer | |
SU570207A1 (en) | Device for transmission of conter digital multichannel data |