SU516196A1 - Реверсивный счетчик с последовательным переносом - Google Patents

Description

1

Изобретение относитс  к построению узлов Ёычислительной техники и Дискретной автоматики на потенциальных логических элементах в микроэлектронном исполнении.

Известен реверсивный счетчик с иоследовательным переносом, каждый разр д которого содержит триггер пам ти и два коммутационных триггера, содержащих по два элемента «И-НЕ каждый, соединенных по схеме счетного триггера, а также, начина  со второго, 1ервый и второй элементы «И-НЕ, шины сложени  и вычитани .

Однако известные реверсивные счетчики имеют невысокое быстродействие.

С целью повышени  быстродействи  в предлагаемом счетчике входы и выходы первого и второго элементов «И-НЕ соединены аналогично соединению входов и выходов элементов «И-НЕ соответственно первого и второго коммутационных триггеров, выходы которых соединены с входами триггеров пам ти , шина сложени  подключена к входам тех элементов «И-НЕ коммутационных триггеров, выходы которых соединены с входами триггеров пам ти соответствуюш,их разр дов , кроме первого, шина вычитани  соединена с входами первого и второго элементов «И-НЕ всех разр дов, единичный выход триггера пам ти соединен с входами первого

И второго элементов «И-НЕ следукзщего разр да.

На фиг. 1 приведена функциональна  схема

реверсивного счетчика с последовательным

переносом, каждый разр д которого построен

на основе симметричного Г-тригГера; па

фиг. 2 - функциональна  схема счетчика с

последовательным переносом, каждый разр д

которого построен на основе несимметричного

Г-триггера.

Счетчик содержит элементы «И-НЕ 1-4, составл ющие коммутационные триггеры, эле .менты «И-НЕ 5, 6, составл ющие триггеры пам ти, элементы «И-НЕ 7, 8, элементы «и-НЕ 9-12, составл ющие коммутационные триггеры, элементы «И-НЕ 13, 14, составл ющие триггер пам ти, и элементы «И-НЕ 15, 16.

Реверсивный счетчик с последовательным переносом построен на потенциальных логических элементах «И-НЕ («ИЛИ-НЕ). Счетчик содержит разр ды с первого по jV-й. Каждый разр д счетчика представл ет симметричный (фиг. 1) Г-триггер, состо щий из одного / 5-триггера пам ти и двух RS-Koyiмутационных триггеров. Кроме того, коммутационные триггеры всех разр дов, начина  со второго, содержат дополнительные вентили «И-НЕ («ИЛИ-НЕ). Например, дл 

второго разр да, построенного на элементах 1-6, основные нулевые плечи коммутационных триггеров - элементы 2, 3, а дополнительные плечи выполнены на элементах 7, 8. Дополнительный вход основных нулевых плеч элементов 2, 3 соединен с шиной «Сложение, счетный вход этих плеч соединен с нулевым выходом предыдущего (первого) разр да, первые входы элементов 7, 8 подключены к шине «Вычитание, вторые входы этих плеч соединены с единичным выходом предыдущего (первого) разр да, третьи входы соединены с выходом соответствующего единичного плеча коммутационного триггера своего разр да. Выход элемента 7 подсоединен к входу элемента 8, к дополнительному входу элемента 5 и к единичному плечу элемента 1 коммутационного триггера из элементов 1, 2. Выход элемента 8 соединен с входом элемента 7, с дополнительным входом элемента 6 и с единичным плечом элемента 4 коммутационного триггера из элементов 3, 4.

При подаче сигнала логической единицы по шине «Сложение, коммутационные триггеры каждого разр да счетчика, начина  со второго , работают па единичных и основных нулевых вентил х. Дл  второго разр да это соответственно триггеры, составленные из элементов 1, 2 и 3, 4. При этом нулевой выход нервого (предыдущего) разр да соединен со счетным входом элементов 2, 3 второго (последующего ) разр да. Счетчик работает в режиме суммировани  входных импульсов.

При подаче сигнала логической единицы по шине «Вычитание коммутационные триггеры каждого разр да работают на дополнительных нулевых и основных единичных вентил х. Дл  второго разр да это соответственно триггеры на элементах 1, 7 и 4, 8. При этом едийичный выход первого разр да соединен со счетным входом элементов 7, 8 второго разр да . Счетчик производит вычитание входных импульсов.

На фиг. 2 показана функциональна  схема предлагаемого реверсивного счетчика с последовательным переносом, каждый разр д которого построен на трех 7 5-триггерах пам ти по несимметричной схеме Г-триггера. Счетчик построен на потенциальных логических элементах «И-НЕ («ИЛИ-НЕ) и содержит с первого по разр ды. Кроме того, нулевые плечи коммутационных триггеров, начина  со второго разр да, содержат дополнительные вентили «И-НЕ («ИЛИ-НЕ). Например , дл  второго разр да, построенного на элементах 9-14, основные нулевые плечи коммутационных триггеров построены на элементах 10, 11, а дополнительные нулевые плечи построены на элементах 15, 16.

Режим сложени  осуществл етс  дл  второго разр да на элементах 10, 11, при этом св зь первого (предыдущего) разр да со вторым (последующим) разр дом и с шиной «Сложение така  же, как в счетчике, показанном на фиг. 1.

Режим вычитани  осуществл етс  дл  второго разр да на дополнительных элементах 15, 16, при этом св зь первого (предыдущего) разр да со вторым (последующим) разр дом така  же, как в счетчике, показанном на фиг. 1, а св зь этих элементов с другими элементами внутри разр да обеспечивает построение Г-триггера по несимметричной схеме.

Дл  реализации Л разр дов предлагаемого реверсивного счетчика с последовательным переносом, как при использовании симметричного , так и несимметричного Г-триггера, необходимое количество логических элементов определ етс  по формуле

K 8N + 6,

а предельна  частота счетных импульсов рассчитываетс  по формуле

f1

/макс - rf

тр.макс

Claims (1)

1. Формула изобретени 

   Реверсивный счетчик с последовательным переносом, каждый разр д которого содержит триггер пам ти и два коммутационных триггера , содержащих по два элемента «И-НЕ каждый, соединенных по схеме счетного триггера , а та«же, начина  со второго, первый и второй элементы «И-НЕ, шины сложени  и вычитани , отличающийс  тем, что, с целью повышени  быстродействи , входы и выходы первого и второго элементов «И-НЕ соединены аналогично соединению входов и выходов элементов «И-НЕ соответственно, первого и второго коммутационных триггеров, выходы которых соединены с входами триггера пам ти, шина сложени  соединена с входами тех элементов «И-НЕ коммутационных триггеров, выходы которых соединены с входами триггеров пам ти соответствующего разр да, кроме первого, ш«на вычитани  соединена с входами первого и второго элементов «И-НЕ всех разр дов, единичный выход триггера пам ти соединен с входами первого и второго элементов «И-НЕ следующего разр да.