SU513468A2 - Phase lock device - Google Patents
Phase lock deviceInfo
- Publication number
- SU513468A2 SU513468A2 SU2087171A SU2087171A SU513468A2 SU 513468 A2 SU513468 A2 SU 513468A2 SU 2087171 A SU2087171 A SU 2087171A SU 2087171 A SU2087171 A SU 2087171A SU 513468 A2 SU513468 A2 SU 513468A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- lock device
- phase lock
- output
- signal
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) УСТРОЙСТВО ФАЗОВОЙ СИНХРОНИЗАЦИИ(54) DEVICE OF PHASE SYNCHRONIZATION
1one
Изобретение относитс к радиотехнике, может использоватьс в телевизионной, телеметрической аппаратуре и аппаратуре св зи.The invention relates to radio engineering, can be used in television, telemetry and communications equipment.
Известно устройство фазовой синхронизации по авт. св. N 327633.5A device is known for phase synchronization by aut. St. N 327633.5
Цель изобретени - повышение надежности Захвата входного сигнала.The purpose of the invention is to increase the reliability of the capture signal.
В предлагаемом устройстве между выходом триггера и входом интегрирующей цепи включен преобразователь широтно-импульсной модул ции в амплитудно-10 импульсную, а выход интегрирующей цепи подключен к блоку коммутации через дополнительные пороговые элементы, пороговые напр жени которых установлены в возрастающем пор дке.In the proposed device, between the trigger output and the input of the integrating circuit, a pulse-width modulation to amplitude-10 pulse converter is connected, and the output of the integrating circuit is connected to the switching unit through additional threshold elements, the threshold voltages of which are set in increasing order.
На чертеже приведеиа функциональна схема устг il5 ройства.In the drawing, a functional diagram of the device is shown.
Устройство фазовой синхронизации содержит последовательно соединенные фазовый детектор 1, фильтр низкой частоты 2, состо щий из резисторов З. , 5 и конденсатора 6, и управл емый генератор 7, О ькод которого подключен ко входам фазового детектора 1, схемы совпадени 8 и схемы антисовпадени 9, другие входы которы.х соединены вместе, а также последовательно соелииенные триггер 10, к соответствующим вхо;шм коюрого подключены вы- 25The phase synchronization device contains a phase detector 1 connected in series, a low frequency filter 2 consisting of resistors Z., 5 and a capacitor 6, and a controlled oscillator 7, whose code is connected to the inputs of phase detector 1, a coincidence circuit 8 and an antismatch circuit 9 , the other inputs of which are connected together, as well as sequentially connected trigger 10, to the corresponding inputs;
ходы схемы совпадени 8 и схемы антисовпадеки 9, преобразователь широтно-импульсной модул ции в амплитудно-импульсную 11 и интегрирующа цепь 12, выход которой подключен к блоку комьгутации 13, состо щему из ключей 14|, 142,..., . через дополнительные пороговые элементы 15 р 152, 15п , пороговые напр жени которых устриовлены в возрастающем пор дке, причем выходы блока коммутации 13 подключены к соответствующим входам фильтра низкой частоты 2.the matches of the coincidence circuit 8 and the anti-blocking circuit 9, the pulse-width modulation converter in the pulse-amplitude modulation 11 and the integrating circuit 12, the output of which is connected to the combinator 13, consisting of the keys 14, 142, ...,. through additional threshold elements 15 p 152, 15 p, the threshold voltages of which are aligned in increasing order, with the outputs of switching unit 13 being connected to the corresponding inputs of low-pass filter 2.
Устройство работает следующим образом. Входной синхронизирующий сигнал поступает на фазовый детектор 1 и одновременно на схему совпадени 8 и схему антнсовпадени 9. При вхождении в синхронизм разность фаз входного синхронизирующего сигнала и сигнала управл емого генератора 7 иепрерывно мен етс (режим биений). При совпадении коротких имиульсон входного синхронизирующего сигнал. и пр м(1у1ольных импульсов сигналауправл емою reneparcipa 7 сигнал по вл етс на выходе схемы совпалеии -Н, в противном случае - на выходе схемы атисовпа.чеин Ч. В зависимости оттого, на выходе какой из тих схем по вл етс сигнал, триггер 10 усташп.чинасгсн в d.i.HO из/isyXj устойчивых состо т . Нлпр жоние с ipnrrcpa 10The device works as follows. The input clock signal arrives at the phase detector 1 and simultaneously at the coincidence circuit 8 and the falloff circuit 9. When synchronization occurs, the phase difference of the input clock signal and the signal of the controlled oscillator 7 changes continuously (beat mode). With the coincidence of short imulson input clock signal. and direct signals (1u1nol pulses of the signal controlled by reneparcipa 7, the signal appears at the output of the coincidence circuit -H, otherwise - at the output of the atisovp.chein H circuit. Depending on whether this signal is output, trigger 10 Ustash.chasinsni in diHO from / isyXj stable states.
ffi)Hffi) H
, ,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2087171A SU513468A2 (en) | 1974-12-23 | 1974-12-23 | Phase lock device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2087171A SU513468A2 (en) | 1974-12-23 | 1974-12-23 | Phase lock device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU327633 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU513468A2 true SU513468A2 (en) | 1976-05-05 |
Family
ID=20604467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2087171A SU513468A2 (en) | 1974-12-23 | 1974-12-23 | Phase lock device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU513468A2 (en) |
-
1974
- 1974-12-23 SU SU2087171A patent/SU513468A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1003773A3 (en) | Device for receiving and encoding signals for identification of objects | |
SU513468A2 (en) | Phase lock device | |
SU1429316A1 (en) | Pulse recurrence rate multiplier | |
SU1358069A1 (en) | Self-tuning filter | |
SU1352615A1 (en) | Digital phase detector | |
SU1525930A1 (en) | Device for receiving relative bi-pulse signal | |
SU832756A2 (en) | Pseudorandom signal receiving device | |
SU1566503A1 (en) | Digit frequency discriminator | |
SU661833A1 (en) | Clock synchronization device | |
SU1417186A2 (en) | Digital frequency synthesizer | |
SU1707734A1 (en) | Multiplier of sequence frequency of pulses | |
SU681574A2 (en) | Digital phase-frequency detector | |
SU621060A1 (en) | Arrangement for automatic phase tuning of frequency | |
SU537432A1 (en) | Receiver frequency control device | |
SU915265A1 (en) | D-sequence discriminating device | |
SU456370A1 (en) | Frequency manipulation device | |
SU1734199A1 (en) | Pulse timing device | |
SU484621A1 (en) | Frequency Phase Comparator | |
SU1552391A1 (en) | Reference voltage shapaer for demodulator of phase-manipulated signals | |
SU668082A1 (en) | Method of frequency selection of pulses | |
SU773946A1 (en) | Synchronizing device | |
SU677100A1 (en) | Pulsed time-coding converter | |
SU1392631A1 (en) | Phase telegraphy signal demodulator | |
SU1506552A2 (en) | Frequency synthesizer | |
SU488303A1 (en) | Automatic Frequency Control Device |