SU1417186A2

SU1417186A2 - Digital frequency synthesizer

Info

Publication number: SU1417186A2
Application number: SU864141309A
Authority: SU
Inventors: Иван Петрович Усачев
Original assignee: Предприятие П/Я В-2599
Priority date: 1986-10-28
Filing date: 1986-10-28
Publication date: 1988-08-15

Abstract

Изобретение относитс к радиотехнике . По отношению к авт.-св. № 1295513 достигаетс цель изобретени повышение надежности работы. содержит управл емый 1, делители 2, 13 и 7,8 частоты с переменным и фиксированным козфо делени , блок установки 3 вькодной частоты , частотно-фазовый детектор 4, фильтры 5 и 10 нижних частот, опорный 6, фазовьпЧ детектор 9, ключ 11, индикатор 12 синхронизма, фильтр 14 верхних частот3 фазовый модул тор 15, интегратор 16, источник 17 модули- р;;лощего сигнала, RS-триггер 18, эл-т И 19 и эл-т задержки 20. В синхронизма без модул ции и при отсутствии паразитной частотной модул ции импульс выборки с помощью введенных КЗ-триггера 18, эл-та И 19 и эл-та задер/кки 20 приходит на вход фазового детектора 9 всегда в одно и то же врем , т,е„ его выходное посто нное напр жение не проходит через фильтр 14.,Цель достигаетс путем устранени паразитной частотной модул ции большого уровн и (или) осуществлени модул ции 1 информационным сигналом в широкой полосе частот при достаточно большой девиации. I ил. с The invention relates to radio engineering. In relation to auth.-St. No. 1295513, the object of the invention is improved reliability of operation. contains controlled 1, splitters 2, 13, and 7.8 frequencies with variable and fixed kosfid, unit of installation 3 frequency code, frequency-phase detector 4, low-pass filters 5 and 10, reference 6, phase detector 9, key 11, synchronization indicator 12, high-frequency filter 14, phase modulator 15, integrator 16, source 17 modulo-p ;; dazzle signal, RS flip-flop 18, el-19 And 19 and el-delay 20. In synchronism without modulation and the absence of parasitic frequency modulation of the sampling pulse using the input of the KZ-trigger 18, the El-19 and the El-Zade / Cc 20 PX The input of the phase detector 9 is always at the same time, t, e, its output DC voltage does not pass through the filter 14. The goal is achieved by eliminating the high-level spurious frequency modulation and / or modulating 1 information signal in a wide frequency band with a sufficiently large deviation. I il. with

Description

Изобретение относитс к радиотех пике и может быть использовано в приемопередающей и контрольно измери тельной аппаратуре.The invention relates to radio technology and can be used in transceiver and control instrumentation.

Целью изобретени вл етс повышение надежности работы.The aim of the invention is to increase the reliability of operation.

Па чертеже представлена структурна электрическа схема цифрового синтезатора частот.The drawing shows a structural electrical circuit of a digital frequency synthesizer.

Цифровой синтезатор частот содержит управл емый генератор 1, первый делитель 2 частоты с переменным ко эффидиентом делени (ДПКД), блок 3 установки выходной частоты, частотно- фазовый детектор (ЧФД) 4, первый фильтр 5 нижних частот (ФНЧ), опор- :ный генератор 6, первый делитель 7 частоты с фиксированным коэффициентом делени (ДФКД), второй ДФКД 8 фазо- вый детектор 9, второй ФНЧ 10, ключ у индикатор 12 синхронизма,, второй ДПКД 13, фильтр 14 верхних частот, фазовый модул тор 15, интегратор 16, источник 17 модулирующего сигнала RS триггер 18, элемент И 19, элемент 20 задержки.The digital frequency synthesizer contains a controlled oscillator 1, the first frequency divider 2 with variable division effi- cient (DFD), the output frequency setting unit 3, the frequency-phase detector (FFD) 4, the first low-pass filter 5 (LPF), the reference: generator 6, the first frequency divider 7 with a fixed division factor (DFCD), the second DFCD 8 phase detector 9, the second LPF 10, the key of the synchronization indicator 12, the second DPKD 13, the high-pass filter 14, the phase modulator 15, the integrator 16, the source 17 of the modulating signal RS trigger 18, the element And 19, element 2 0 delay.

Цифровой синтезатор частот работает следующим образом.Digital frequency synthesizer works as follows.

В переходном режиме при переклю- чении с одной частоты на другую, когда нет синхронизма, ключ 11 по сигналу от индикатора 12 синхронизма отключает выход второго ФНЧ 10. Вхождение в синхронизм осуществл етс только с помощью кольца фазовой автоподстройки , частоты на основе управл в мого генератора 1, первого ДПКД, ЧФД 4 и первого ФНЧ 5. При этом опорна частота поступает на второй вход ЧФД 4 от опорного генератора через первый ДФКД 7, фазовый модул тор 15 и второй ДФКД 8.In the transient mode, when switching from one frequency to another, when there is no synchronism, key 11 according to the signal from synchronization indicator 12 disables the output of the second low-pass filter 10. Synchronization is only performed using the phase-locked loop, frequency based on a controlled oscillator. 1, the first DPDD, FFD 4 and the first low pass filter 5. In this case, the reference frequency is fed to the second input of the FPD 4 from the reference generator through the first DFCD 7, the phase modulator 15 and the second DFCD 8.

После установлени режима синхронизма на выходе индикатора 12 син- хронизма формируетс сигнал, который открывает ключ 11. В результате этого переменна составл юща сигнала с выхода фазового детектора 9 через второй ФНЧ 10, ключ 11 и фильт 14 верхних частот тоступает на второй управл ющий вход управл емого генератора 1 .After the synchronization mode is established, a signal is generated at the output of the synchronization indicator 12, which opens the key 11. As a result, the variable component of the signal from the output of the phase detector 9 through the second low-pass filter 10, the key 11 and the high-pass filter 14 goes to the second control input generator 1.

В режиме синхронизма импульсы с первого выхода второго ДФКД 8 поступают на вход фазового детектора 9, на вход сброса второго ДПКД 13 и на S- вход RS-триггера 18, устанавлива его в состо ние лог. 1 по выходу, СIn synchronization mode, the pulses from the first output of the second DFCD 8 are fed to the input of the phase detector 9, to the reset input of the second DCDD 13 and to the S input of the RS flip-flop 18, setting it to the log state. 1 on exit, C

выхода RS-триггера 18 уровень лог. М разрешает прохождение сигналов с выхода второго ДПКД 13 на вход фазового детектора 9 через элемент И 19. После сброса импульсом с выхода второго ДФКД 8 второй ДПКД 13 начинает новый цикл счета, при этом сбросовый (начальный) импульс с выхода второго ДПКД 13 не поступает на вход фазового детектора 9, Коэффициент , делени второго ДПКД 13 выбираетс таким, чтобы период импульсов Т, на его выходе по сравнению с периодом опорных импульсов Т на первом выходе второго ДФКД 8 определ лс соотношением Т, T,j. Одновременно импульс с выхода второго ДПКД 13 через элемент 20 задержки поступает на Й-вход RS-триггера 18, перевод его в состо ние лог О, и тем самым запрещает прохождение последующих импульсов с выхода второго ДПКД 13 на вход фаг/ зового детектора 9. После этого второй ДПКД 13 начинает новЫй цикл счета импульсов, но не успевает его завершить, так как опорный импульс с первого выхода второго ДФКД 8 сбрасьшает второй ДПКД 13 в начальное состо ние и оба делител оп ть начинают счет одновременно. RS-триггер 18 этим же опорным импульсом устанавливаетс в начальное состо ние и все повтор етс сначала. Задержка импульса по R-входу RS-триггера 18 необходима , чтобы RS-триггер сработал после того, как импульс с выхода второго ДПКД 13 пройдет через элемент И 19. Если до прихода следующего опорного импульса с первого выхода второго ДФКД 8 по вл етс второй импульс с выхода второго ДПКД 13 (при больщом уровне паразитной частотной модул ции и полезной модул ции одновременно), то он не проходит через элемент И 19, так как на втором его входе есть запрещающий сигнал лог.О с выхода RC-триггера 18.RS-trigger output level 18 log. M permits the passage of signals from the output of the second DPDK 13 to the input of the phase detector 9 through element 19. After the pulse has resetted from the output of the second DFCD 8, the second DPDK 13 starts a new counting cycle, while the reset (initial) pulse from the output of the second PDKD 13 does not flow to the input of the phase detector 9, the coefficient dividing the second PDCD 13 is chosen such that the period of pulses T at its output compared with the period of the reference pulses T at the first output of the second DCDD 8 is determined by the ratio T, T, j. At the same time, the impulse from the output of the second DPCD 13 through the delay element 20 is sent to the TH input of the RS flip-flop 18, putting it into the O log, and thus prohibits the passage of subsequent pulses from the output of the second DPCD 13 to the input of the phage / sound detector 9. After This second DPDK 13 starts a new pulse counting cycle, but does not have time to complete it, since the reference pulse from the first output of the second DFCD 8 resets the second DPDD 13 to the initial state and both dividers again start counting simultaneously. The RS flip-flop 18 is set to the initial state with the same reference pulse and everything is repeated from the beginning. The pulse delay at the R input of the RS flip-flop 18 is necessary so that the RS flip-flop is triggered after the pulse from the output of the second PDKD 13 passes through element 19. It is. If a second pulse appears from the first output of the second DFCD 8 before the next reference pulse arrives from the output of the second DPDK 13 (with a large level of spurious frequency modulation and useful modulation at the same time), it does not pass through the element 19, since its second input has a inhibitory signal log.O from the output of the RC flip-flop 18.

Таким образом, в режиме синхронизма без модул ции и при отсутствии паразитной частотной модул ции импульс выборки приходит на вход фазового детектора 9 всегда в одйо и то же врем , т.е. на выходе фазового детектора 9 и на выходе второго ФНЧ 10 будет посто нное напр жение, которое не пройдет через фильтр 14 верхних частот. Точка развертки, в которую в режиме синхронизма может приходитьThus, in the synchronism mode without modulation and in the absence of parasitic frequency modulation, the sampling pulse arrives at the input of the phase detector 9 always at the same time, i.e. At the output of the phase detector 9 and at the output of the second low pass filter, there will be a constant voltage that does not pass through the high pass filter 14. Sweep point, which in synchronism mode can come

31413141

импульс выборки, может быть люба . Можно, например, задать с помощью блока 3 установки коэффициент делени второго ДПКД 13 один раз таким, чтобы период импульсов Т с его выхода был примерно равен 0,5 Т, . импульсы выборки поступали бы на сере дину развертки, что значительно повышало бы его надежность. В широкодиа пазонных цифровых синтезаторах частот второй ДПКД 13 также упрощаетс , так как нет необходимости строго следить, чтобы период его импульсов Tj был близок к 3/4 Т. Можно выбрать несколько крупных переключений коэффи циентов делени второго ДГ1КД 2 так, чтобы при изменении выходной частоты выборка попадала примерно в середину развертки. При этом упрощаетс вто рой ДПКД 13, блок 3 установки и, следовательно, повышаетс надежность работы.sampling pulse, maybe either. You can, for example, set the division ratio of the second PDCD 13 with the help of unit 3 once so that the period of pulses T from its output is approximately 0.5 T,. sampling pulses would arrive at the middle of the sweep, which would significantly increase its reliability. In wideband digital frequency synthesizers, the second PDCD 13 is also simplified, since there is no need to strictly monitor its pulse period Tj to be close to 3/4 T. You can choose several large switchings of the division factors of the second DG1KD 2 so that when the output frequency changes the sample fell approximately in the middle of the sweep. In this case, the second PDCD 13, unit 3 of the installation is simplified and, consequently, the reliability of operation is increased.

При наличии модул ции информационным сигналом от источника 17 через интегратор 16 и фазовый модул тор 15 опорных импульсов или паразитной частотной модул ции, или при одновре менном воздействии обоих видов моду- л ции импульсы выборки на вход фазового детектора 9 приход т в разные точки пилообразного напр жени в окрестности примерно середины периода опорных импульсов. В результате на выходе фазового детектора 9 формируетс переменное напр жение, которое проходит через второй ФНЧ 10 и фильтр 14 верхних частот на второй управл ющий вход управл емого генератора 1 и измен ет его частоту так, что паразитна частотна модул ци из-за действи отрицательной обратной св зи значительно ослабленаWith modulation by an information signal from source 17 through integrator 16 and phase modulator 15 reference pulses or parasitic frequency modulation, or when both types of modulation are applied simultaneously, the sampling pulses at the input of phase detector 9 around the middle of the period of the reference impulses. As a result, an alternating voltage is generated at the output of the phase detector 9, which passes through the second low-pass filter 10 and the high-pass filter 14 to the second control input of the controlled oscillator 1 and changes its frequency so that the parasitic frequency modulation due to negative feedback communication is significantly weakened

186186

или полностью ликвидирована, а модул ци информационным сигналом полностью остаетс в гаирокой полосе частот от минимальной до такой высокой, кака необходима. При этом низкие частоты модул ции проход т черех ЧФД 4 и первый ФНЧ 5, а высока через фазовый детектор 9, второй ФНЧ Q 10, ключ 11 и фильтр А верхн5гх частот .or completely eliminated, and the modulation with the information signal remains entirely in the gaiter frequency band from the minimum to as high as necessary. At the same time, the low modulation frequencies pass through the PFD 4 and the first LPF 5, and are high through the phase detector 9, the second LPF Q 10, the key 11, and the filter A of the upper frequency.

Таким образом, можно осуществл ть модул цию управл емого генератораThus, it is possible to carry out modulation of the controlled oscillator.

5 1 информационным сигналом в широкой полосе частот при достаточно большой девиации или устранить паразитную частотную модул цию большого уровн (при использовании цифрового сннте0 затора частот как гетеродина приемника ), или одновременно то и другое вместе при его упрощении н повыще- НИИ надежности работы.5 1 with an information signal in a wide frequency band with a sufficiently large deviation or eliminate parasitic frequency modulation of a large level (when using digital frequency damping as a receiver local oscillator), or both at the same time, simplifying it and increasing its reliability.

Claims

25 claims

Digital frequency synthesizer auth.St. No. 1295513, characterized in that, in order to increase

0 operation reliability, serially connected delay element and RS trigger are introduced, and the output of the second frequency divider with a variable division factor is connected to the second input of the phase detector via the newly entered AND element, the second input of which is connected to the RS trigger output, whose S input connected to the first output of the second frequency divider with

Q is fixed at a dividing factor of 5, and the input of the delay element is connected to the output of the second frequency divider with a variable division factor.

five