SU511592A1

SU511592A1 - Device for generating a check digit character

Info

Publication number: SU511592A1
Application number: SU1986694A
Authority: SU
Inventors: Борис Моисеевич Кубланов; Юрий Иванович Осипов; Борис Владимирович Филиппов; Софья Борисовна Гольц; Галина Константиновна Никульченкова; Юрий Авроамович Драбкин; Михаил Иосифович Мучник
Original assignee: Государственное Союзное Конструкторско-Технологическое Бюро По Проектированию Счетных Машин
Priority date: 1974-01-03
Filing date: 1974-01-03
Publication date: 1976-04-25

Description

(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ КОНТРОЛЬНОГО(54) DEVICE FOR THE FORMATION OF THE CONTROL

СИМВОЛА ЧИСЛА 2-6, элементов ИЛИ 7-12, элементов ИИЛИ 13, 14, элемента НЕ 15. На вход 16 подаютс синхроимпульсы раарвдов числа, на вход 17 - начальна установка (запись тройки), иа вход 18 - , тактовые импульсы ij, синхронные с разр д ми числа, на вход 19 - тактовые импульсы tj, следующие в промежутках мезвду t , на вход 20, 21, 22 потенциалы цифр 1, 4, 7, на входы 23, 24, 25 - потенциалы, , цифр 2, 5, 8. На вход 26 поступает сигнал опрос сбо На выходы 27, 28 выдаютс 2 , 2 конт рольного символа, на выход 29 - сигнал сбо .. Устройство производит форми 9ование конролшого символа и ксжтроль правильности его обработки. Дл этого используетс принЬип кратности трем , заключающийс в том что величина контрольного символа должна дополн ть число до кратности трем. При nei вичном вводе чисел устройство производит формирование контрольного символа. При вычислени х и передачах чисел в ус-р ройстве аналогично формируетс контрольный символ и осуществл етс контроль получёвн ного контрольного символа на равенство егО тройке, означающей арвввльность обработки информации и вычис еиий. Устройство представл ет собой вакапливаюшую схему, состо ние которой измен ет с при последовательном поступлении разр дов контролируемой} числа. Ох:то1гаие этой схемы хранитс в двоичном- коде (2, 2 Узел 1 запоминани может, , соо- то ть из двух пар триггеров 30, 31 и 32, 33 и элементов И 34, 35, 36, 37. На три герах 30, 31 запоминаетс 2 , а на триггерах 32, 33 - 2 контрольного символа. В этот узел по двум., его входам зщшсываетс контрольный символ 2° или 2 , по дру гим двум входам стираетс значение 2 или 2 . Кро)е того, имеетс вход перезаписи контрольных символов дл анализа последуюшего его значени . Узел выдает 2, 2° и Z, 2 контрол ного символа. Контрольный символ формируетс комбинационным образом. Величина этого символа определ етс значением разр да контролируемого числа и состо нием узла запоминани контрюльного символа к моменту поступлени этого разр да (см. таблицу). Состо ние схемы запоминани ОО может быть в результате сбо нлн отказа и вы вл етс при контроле. Новое состо ние узла 1 устанавливаетс по пр мым и инверсным шинам по наличию импульсов контрол на входе 16, поступак -ус на элементы И 2, 3 и 4, с выходов оторых сигналы передаютс через элемен-; ь1 ИЛ1И 10 и 11. Перепись нового состо ий узла 1 производитс по такту t (вход19 ) через элементы И узла 1. Перед подачей числа в устройство по ходу 17 производитс начальна установа узла 1 путем записи состо ни три через элементы ИЛИ 10 и 11, т.е. запись двоичного кода 11. Далее при подаче каждого разр да чйсла, синхронизируемого сигналами контрол по :Входу 17, вырабатываетс контрольный следующим образом: каждый разр д , имеющий некоторое дополнение до крат .ности 3, поступает в устройство в коде из 10. На: входы 20, 21, 22 поступают числа 1, 4, 7, а на входы 23, 24, 25числа 2, 5, 8. На элементе ИЛИ 7 объедин ютс числа 1, 4, 7, требующие одинакового дополнени до кратности - 2, на эл&менте ИЛИ 8 объедин ютс числа 2, 5, 8, требующие-дополнени до кратности трем-1. Общий сигнал, соответствующий разр дам информации, имеющим дополнени до Kpai ности трем, вырабатываетс на элементе ИЛИ 9, объедин ющим сигналы с элементов ИЛИ 7 и 8. Принцип установки узла 1 в необходимые состо ни по сигналу контрол сводитс к записи состо ни в узел 1 .по такту t| в моменты контрол при наличии сигнала с элемента ИЛИ 9. Сигнал с выхода элемента ИЛИ 9 по такту t , поступающему со входа 18, запускает элемент И 5, от которого при наличии снгнала контрол на входе 16 срабатывает эло- . мент - И 2. Сигнал элемента И 2 через элементы ИЛИ 1О и 11 устанавливает узел 1 в состо ние при этом запись нулёйв узел 1 осуществл етс при помощи элементов 13, 14. При наличии снгна;Лов на входах элементов И-ИЛИ 13, 14 и сигнала контрол на входе 16 срабатывают элементы И 3 и 4, которые записывают нули в узел 1. Вьщача контрольного символа производитс с выходов 27, 28 из узла 1. По окончании обработки числа в устройство поступает сигнал опрос сбо на вход 26, при помощи которого вы вл етс отсутствие тройки в узле 1. Отсутствие тройки фиксируетс при помощи элемента ИЛИ 12, срабатывающего хот бы по одному из нулевых состо ний узла 1, что оэначает сбойное состо ние. С приходом сигнала опрос сбо сэлемента И 6 выдаерс сигнал сбой. Возможные следующие BtipaaHi-oi работы устройства (см. таблицу): 1. На один из входов 20, 21. 22 поступает разр д информации со значени ми 1, 4, 7, имеющий дополнение до кратности трем, равное 2. С выхода элемента НЕ 15 выда-г етс сигнал из-за отсутстви нулевых потен циалов 2° и 2 узла 1. По входам 20, 21 22 срабатывает элемент ИЛИ 7, т.е. вс система установки узла 1 по такту t в момент действи сигналов контрол . Кроме foro, при наличии с элементов ИЛИ 7 и элемента НЕ 15 срабатывает элемент 13, который через элемент И 3 устанавливает узел 1 в состо ние 10. По такJiTy tj на выходе узла 1 устанавливаетс состо ние 10. 2.На один из входов 20, 21, 22 поступает разр д информации со значени ми 1, 4, 7, имеющий дополнение до кратности трем равное 2. Состо ние выходов 27 и 28узла . 1 равно соответственно О1. По такту t. в моменты совпадени с сигналом контрол устанавливаетс состо ние 11 узла 1. 3.На один из входов 20, 21, 22 поступает разр д информации, имеющий дополнение до кратности трем,равное 2. При этом срабатывает элемент ИЛИ 7,, Состо ние узла 1 соответствует 10 , По такту t устанавливаетс состо ние 11. Выход элемента ИЛИ 7 и нулевой выход 2° узла 1 подает с на элемент И-ИЛИ 14, с выхода которого через элемент И 4 производитс установка узла 1 (триггеров 32 и ЗО) в состо ние 01. 4. На один из входов 23, 24, 25 погступает разр д информации со значени м 2, 5, 8, у которого дополнение до кратности трем равно 1. При этом срабатывает элемент ИЛИ 8. Состо ние узла 1 равно соответственно 11. Входы элементов ИЛ 11 8 и элемента НЕ 15 подаютс на элемент И-ИЛИ 14, сигнал с которого через элемент И 4 производит нулевую установку узла 1. Таким образом, в узле 1 образуетс состо ние 01. 5. На один из входов 23, 24, 25 поступает ра р п информации 2, 5, 8. При этом срабатывает элемент ИЛИ 8. Состо ние узла 1 равно соответственно О1. По такту i tj узел 1 переходит в состо ние 11. Выход элемента ИЛИ 8 и нулевой выход 2 узла 1 подаютс на элемент И 3, осуществл етс нулева установка разр да 2 узла 1. ЕГО состо ние по такту i. становитс 10. 6. На один из входов 23, 24, 25 поступает разр д информации, имеющий дополнение до кратности трем, равное 1. Состо ние узла 1 пусть изображаетс 1О. По такту ti узел 1 устанавливаетс в состо ние 11 . Нулевые установки в данном случае отсутстГвуют . По такту состо ние 11 узла 1 по вл етс на его выходах.NUMBER 2-6 SYMBOLS, OR elements 7-12, OR elements 13, 14, NOT element 15. At input 16, the clock pulses of the number, input 17 - initial setting (three recording), input 18 -, clock pulses ij, numbers synchronous with bits, to input 19 — clock pulses tj, which are in the intervals between the winds t, to the input 20, 21, 22 potentials of the digits 1, 4, 7, to the inputs 23, 24, 25 — potentials,, digits 2, 5, 8. A signal for interrogation is received at input 26. 2, 2 control symbols are output at outputs 27, 28, and a signal is output at output 29. The device generates a final symbol and gives off control correctness of its processing. For this purpose, the multiplicity of three is used, which consists in the fact that the value of the control symbol must complement the number up to the multiplicity of three. When nei vichno input numbers the device produces the formation of the control character. When calculating and transferring numbers in the device, a control symbol is similarly formed and the received control symbol is checked for equality to the three, meaning the processing of information and computations. The device is a vakaplivayuschaya scheme, the state of which changes with the sequential receipt of bits controlled number. OX: This scheme is stored in binary code (2, 2 Memory node 1, can consist of two pairs of triggers 30, 31 and 32, 33 and elements 34, 35, 36, 37. For three heras 30 , 31 is memorized 2, and on the flip-flops 32, 33 - 2 of the control symbol. In this node two., Its inputs are replaced with the control character 2 ° or 2, the other two inputs erase the value 2 or 2. input rewriting control characters to analyze its subsequent value. The node issues 2, 2 ° and Z, 2 control characters. The control symbol is formed in a combination manner. The magnitude of this symbol is determined by the value of the digit of the monitored number and the state of the storage node of the control character at the time this digit arrives (see table). The state of the TOE memory circuit may be the result of a failure of the fault and is detected during monitoring. The new state of node 1 is established by direct and inverse tires by the presence of control pulses at input 16, the input –us to elements 2, 3, and 4; from the outputs, the signals are transmitted through the element; L1 ILI 10 and 11. The census of the new state of node 1 is carried out in tact t (input 19) through the elements AND of node 1. Before the number is fed into the device during 17, the initial setting of node 1 is made by recording state three through the elements OR 10 and 11, those. writing binary code 11. Then, when each digit is fed, the number synchronized by the control signals by: Input 17 produces a check as follows: each bit, having some addition up to multiplicity 3, enters the device in code from 10. To: inputs 20, 21, 22 receive the numbers 1, 4, 7, and the inputs 23, 24, 25 of the number 2, 5, 8. On the element OR 7 combine the numbers 1, 4, 7, requiring the same addition to the multiplicity - 2, to the el & In the ORENT 8, the numbers 2, 5, 8 are combined, which require additions up to three-1. The common signal corresponding to the bits of information that have additions up to Kpai three, is generated on the element OR 9, combining the signals from the elements OR 7 and 8. The principle of setting the node 1 in the required states by the control signal is reduced to recording the state in node 1 . By tact t | at the moments of control, if there is a signal from the element OR 9. The signal from the output of the element OR 9 to the beat t, coming from the input 18, triggers the element AND 5, from which, in the presence of the control, at input 16 it triggers. ment - AND 2. The signal of the element AND 2 through the elements OR 1O and 11 sets the node 1 to the state whereby the record zero node 1 is carried out using the elements 13, 14. In the presence of the clown; Lov at the inputs of the elements AND-OR 13, 14 and a control signal at input 16, elements 3 and 4 are triggered, which write zeros to node 1. A check character is received from outputs 27, 28 from node 1. After the number processing is completed, the device receives a signal to interrogate input 26, by means of which the absence of a triple is detected in node 1. The absence of a triple is fixed by means of element OR 12, triggered at least in one of the zero states of node 1, which means a failed state. With the arrival of the signal, a polling request for the element And 6 generates a signal failure. Possible following BtipaaHi-oi operation of the device (see table): 1. One of the inputs 20, 21. 22 receives the bit information with the values 1, 4, 7, which has addition to the multiplicity of three, equal to 2. From the output of the element NOT 15 a signal is issued due to the absence of zero potentials of 2 ° and 2 nodes 1. At the inputs 20, 21 22, the element OR 7 is triggered, i.e. The whole system is the installation of node 1 according to the clock t at the time of the control signals. In addition to foro, in the presence of the elements OR 7 and the element NOT 15, element 13 is triggered, which sets element 1 to state 10 through element 3 and the status 10 at the output of node 1 is set. 2. On one of the inputs 20, 21, 22 enters the bit of information with the values 1, 4, 7, which has an addition up to a multiplicity of three and equal to 2. The state of the outputs 27 and 28 of the node. 1 is respectively O1. By tact t. at the moments of coincidence with the control signal, the state 11 of node 1 is set. 3. One of the inputs 20, 21, 22 receives the information of the information, which has the complement up to a factor of three, equal to 2. This triggers the element OR 7 ,, State of the node 1 corresponds to 10, the clock t is set to state 11. The output of the element OR 7 and the zero output 2 ° of node 1 feeds onto the element AND-OR 14, from which output through element 4 provides the installation of node 1 (triggers 32 and 30) 01. 4. At one of the inputs 23, 24, 25, the bit of information with a value of 2, 5, 8, which has The complement to the multiplicity of three equals 1. At the same time, the element OR8 is triggered. The state of node 1 is equal to 11. The inputs of the elements IL 11 8 and the element NOT 15 are sent to the element AND-OR 14, the signal from which through the element 4 produces zero installation 1. Thus, in node 1, state 01 is formed. 5. One of the inputs 23, 24, 25 receives information for 2, 5, 8. At this, the OR element is triggered. 8. The state of node 1 is O1, respectively. In cycle i tj, node 1 enters state 11. The output of the element OR 8 and the zero output 2 of node 1 are fed to element 3, the zero setting of bit 2 of node 1 is made. Its state is in cycle i. becomes 10. 6. One of the inputs 23, 24, 25 receives the bit of information, which has addition to the multiplicity of three, equal to 1. The state of the node 1 is supposed to be represented 1O. In ti cycle, node 1 is set to state 11. Zero installations in this case are missing. By stroke, state 11 of node 1 appears at its outputs.

1 О 11 o 1

1 1 О Формула -изобретени Устройство дл формировани контрольно го символа числа, содержащее элементы И, ИЛИ, И-ИЛИ, НЕ и узел запоминани контрольного символа, отличающеес тем, что, с целью упрощени устройства, в нем первые входы первых трех элементов И подключены к первому входу устройства, выход первого элемента И соединен с первыми входами первого и второго элементов ИЛИ, вторые входы которых подключены ко1 1 About the Invention Formula A device for generating a check digit of a number containing AND, OR, AND-OR, NOT elements and a check character storage unit, characterized in that, in order to simplify the device, the first inputs of the first three AND elements are connected to it to the first input of the device, the output of the first element AND is connected to the first inputs of the first and second elements OR, the second inputs of which are connected to

1 о 11 about 1

ОABOUT

о 1about 1

1one

1 второму входу устройства, а выходы - к единичным входам узла запоминани контрольного символа, нулевые входы которого соединены с выходами второго и третьего элементов И, а его вход перезаписи символов подключен к третьему входу устройства, единичные выходы узла запоминани контрольного символа подключены к первому и второму выходам устройства, нулевые выходы черюз третий элемент ИЛИ - к первому входу четвертого элемента И, второй вход которого подключен к четвертому входу ус ройства , а выход - к трет1.рму п(лходу устройства , входы четвертого и п того элементов ИЛИ подключены к следующим шести входам устройства, а юс выходы через шестой элемент ИЛИ - к первому входу п того элемента И, второй вход которого подклк чен к одиннадцатому входу устройства, а выход - ко второму входу первого элемента И, нулевые выходы узла запоминани 1 to the second input of the device, and the outputs to the single inputs of the control symbol storage node, the zero inputs of which are connected to the outputs of the second and third elements AND, and its character rewriting input is connected to the third input of the device, the single outputs of the control symbol storage node are connected to the first and second the device outputs, zero outputs, the third element OR to the first input of the fourth element I, the second input of which is connected to the fourth input of the device, and the output to the third level of the device (the device input, inputs The third and fifth elements of the OR are connected to the next six inputs of the device, and the usages through the sixth element OR to the first input of the fifth AND element, the second input of which is connected to the eleventh input of the device, and the output to the second input of the first element AND, zero memory node outputs

контрольного символа соединены с первыми входами двух элементов И-ИЛИ. вторые входы которых соединены с выходом четвертого элемента ИЛИ, третьи входы - с выходом п того элемента ИЛИ, четвертые входы - через элемент НЕ с выходом третьего Элемента ИЛИ, а выходы - со вторыми входами второго и , третьего элементов И,the control symbol is connected to the first inputs of the two AND-OR elements. the second inputs of which are connected to the output of the fourth element OR, the third inputs - with the output of the fifth element OR, the fourth inputs - through the element NOT with the output of the third Element OR, and the outputs - with the second inputs of the second and third elements And