SU1322378A1 - Device for checking m groups of registers - Google Patents
Device for checking m groups of registers Download PDFInfo
- Publication number
- SU1322378A1 SU1322378A1 SU864015331A SU4015331A SU1322378A1 SU 1322378 A1 SU1322378 A1 SU 1322378A1 SU 864015331 A SU864015331 A SU 864015331A SU 4015331 A SU4015331 A SU 4015331A SU 1322378 A1 SU1322378 A1 SU 1322378A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- registers
- control
- adders
- inputs
- modulo
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл тестового контрол регистров сдвига. Целью изобретени вл етс повышение достоверности контрол за счет локализации неисправных регистров. Дл этого в состав устройства введены группы дополнительных сумматоров по модулю два, так что общее число сумматоров равно числу контролируемых регистров. Контроль осуществл етс путем сравнени кодов на выходах контролируемых и контрольного регистров. 2 ил. оо to го 00 00The invention relates to computing and can be used for test control of shift registers. The aim of the invention is to increase the reliability of control due to the localization of faulty registers. For this purpose, a group of additional adders modulo two is entered into the device, so that the total number of adders equals the number of controlled registers. The control is carried out by comparing the codes at the outputs of the controlled and control registers. 2 Il. oo to th 00 00
Description
разле1 .2.rt,...razle1 .2.rt, ...
состоитcomposed
1one
Изобретение относитс к вычислительной технике и может быть использовано дл тестового контрол регистров сдвига.The invention relates to computing and can be used for test control of shift registers.
Цель изобретени повьинение достоверности контрол за счет локализации неисправных регистров.The purpose of the invention is the verification of control due to the localization of faulty registers.
На фиг. 1 и 2 представлена структурна схема устройства дл контрол , а также контролируемые регистры сдвига.FIG. Figures 1 and 2 show the block diagram of the monitoring device, as well as the controlled shift registers.
Все контролируемые регистры 1 лены на гп групп 1.1.1 1.1 а 1.2.1 - ...,1.т.. - .m.K. Кажда группа из контролируемых рег истров одинаковой разр дности. Все регистры вл ютс Xройными устройствами.All controlled registers of 1 lena per group of groups 1.1.1 1.1 and 1.2.1 - ..., 1.t .. - .m.K. Each group of controlled registers of the same size. All registers are triple devices.
Устройство дл контрол содержит т контрольных регистров сдвига 2.1 - 2.т, т групп сумматоров по модулю два 3.1.1 3.1.U, 3.2.1 3.2.Н 3.ш. 1 З.ш.к-. Кажда группа сумматоров по мо.ту.мю два состоит из сумматора по модулю два и группы дополнительных сумматоров по модулю два. На фиг. 1 и 2 показинь также тактовый в.ход 4 устройства, вход Г) контро.чьпой информации устройства, контрольные выходы 6.1.1 6.1.а. Г).2.1 Г).2.«.... ..., f.nt. 6.ШК устройства.The device for control contains t control shift registers 2.1-2.t, t groups of adders modulo two 3.1.1 3.1.U, 3.2.1 3.2.N 3.sh. 1 W.b. Each group of adders for an m.t.u two consists of an adder modulo two and a group of additional adders modulo two. FIG. 1 and 2 also show clock in. 4 device output, input D) control information of the device, control outputs 6.1.1 6.1.a. D) .2.1 D) .2. “.... ..., f.nt. 6.ShK device.
Рассмотрим работу устройства на конкретном примере. При ()м зададимс c.ie- дуюп1ими исходными данн)1ми.Consider the operation of the device on a specific example. At () m, c.ie will be given with the initial data) 1m.
Пусть имеетс три гругшы контролируемых регистров сдвига: два регистра 1.1.1 и 1.1.2 по четыре разр да, два регистра 1.2.1 и 1.2.2 но inecTb разр дов и два регистра 1.3.1 и 1.3.2 но восе.мь разр дов. Устройство содержит контрольный регистр 2.1, состо щий из четыре.х разр дов, контрольные регистры 2.2 и 2.3, состо щие из двух разр дов, пгесть сумматоров по модулю два 3.1.1, 3.1.2. 3.2.1, 3.2.2, 3.3.1, 3.3.2 каждьн с двум и о.тним выходом , ,1емент .(адержки.Suppose there are three controllable shift registers: two registers 1.1.1 and 1.1.2 with four digits, two registers 1.2.1 and 1.2.2 but inecTb bits and two registers 1.3.1 and 1.3.2 but oct. Dov. The device contains a control register 2.1, consisting of four bits, one control register 2.2 and 2.3, consisting of two bits, the memory of adders modulo two 3.1.1, 3.1.2. 3.2.1, 3.2.2, 3.3.1, 3.3.2 each with two and one output output,, 1 ment (supports.
Перед началом pa6oTi)i ко1ггролпруемые регистры и устройство д,1 коптро, 1Я необходимо установит, в нача.и.пое состо ние. Это можно сделать нескол1)Кими способами. По первом} из них ну.)е нача,1ьное состо 1Н1е устанавливаетс подачей t ooT- ветствуюп1его унрав,1 юп1его сигна.ла на входы обпкчо сброса ко1ггро.1ируемьгх и коиг- К), 1ьных регистров сдвига, второй способBefore the beginning of pa6oTi) i, the co-controlled registers and the device q, 1 coptro, 1I must be set, in the beginning and in my state. This can be done several1) Kimi ways. According to the first} of them, well.) E start, 1H1e state is set by supplying T ooT-compliant control, 1 second signal to the inputs of the resetting co-transistor and co-transceiver registers, second method
13223781322378
00
5five
00
5five
00
5five
00
5five
предполагает установку любого начального состо ни с помощью записи с входа 5 устройства восьмиразр дного последовательного кода в контролируемые и контрольные регистры по импульсам сдвига, поступающим с входа 4 устройства.involves setting any initial state by writing from the input 5 of an eight-bit sequential code device to the monitored and control registers of the shift pulses coming from the input 4 of the device.
При отсутствии неисправностей в контро- .1ируемых регистрах на входы всех сумматоров 3 по модулю два поступают одинаковые коды, поэтому на выходах 6 сигналы равны нулю.In the absence of faults in the monitored registers, the inputs of all adders 3 modulo two receive the same codes, so the signals at the outputs 6 are equal to zero.
Пусть в результате сбо в регистре 1.3.1 сигнал на его выходе прин л неправильное значение «О, хот сигнал на его входе «1. Тогда на выходе 6.3,1 устройства возникает сигнал « в момент поступлени на второй вход сумматора по модулю два 3.3.1 неправильпого значени сигнала.Let, as a result of a failure in register 1.3.1, the signal at its output received an incorrect value “O, although the signal at its input“ 1. Then, at the output of 6.3.1 devices, a signal "appears at the moment the modulo two 3.3.1 of the wrong signal value arrives at the second input.
.Лналогично обнаруживаютс отказы в других контролируемых регистрах.. Similarly, failures are found in other controlled registers.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864015331A SU1322378A1 (en) | 1986-01-24 | 1986-01-24 | Device for checking m groups of registers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864015331A SU1322378A1 (en) | 1986-01-24 | 1986-01-24 | Device for checking m groups of registers |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1322378A1 true SU1322378A1 (en) | 1987-07-07 |
Family
ID=21219064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864015331A SU1322378A1 (en) | 1986-01-24 | 1986-01-24 | Device for checking m groups of registers |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1322378A1 (en) |
-
1986
- 1986-01-24 SU SU864015331A patent/SU1322378A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 679984, кл. G 06 F 11/00, 1979. Авторское свидетельство СССР № 528569, кл. G 06 F 1 1/00, G I I С 29/00, 1974. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0006480B1 (en) | Method and apparatus for generating error locating and parity check bytes | |
SU1322378A1 (en) | Device for checking m groups of registers | |
SU1076907A1 (en) | Device for checking modulo 2 monitoring equipment | |
SU1005063A2 (en) | Electronic device checking system | |
SU1175022A1 (en) | Device for checking pulse trains | |
SU1029207A1 (en) | Device for checking information transmission | |
SU1298802A2 (en) | Coder | |
SU1434542A1 (en) | Counter | |
SU1161990A1 (en) | Storage with error correction | |
SU1191911A1 (en) | Device for checking digital units | |
SU746527A1 (en) | Homogeneous structure with error correction | |
SU1534463A1 (en) | Device for built-in check of central computer units | |
SU1080132A1 (en) | Information input device | |
SU1257708A1 (en) | Device for correcting errors in memory blocks | |
SU1112366A1 (en) | Signature analyzer | |
SU1241492A1 (en) | Device for checking information transmission | |
SU1345263A1 (en) | Device for checking rom | |
SU1336254A1 (en) | System for correcting errors in transmission of n-position code words | |
RU1805502C (en) | Device for test of shift register | |
SU1091211A1 (en) | Device for detecting errors under transmitting codes | |
SU1509902A2 (en) | Device for detecting errors in code transmission | |
SU1596335A1 (en) | Device for shaping control code by modulo two | |
SU1287137A1 (en) | Device for delaying information | |
SU1277117A1 (en) | Device for holding non-stable failures | |
SU1297050A1 (en) | Device for checking operations of patching panel keys |