SU510798A1

SU510798A1 - Устройство фазового пуска

Info

Publication number: SU510798A1
Application number: SU1951066A
Authority: SU
Inventors: Анатолий Макарович Черныш
Original assignee: Предприятие П/Я Г-4492
Priority date: 1973-07-16
Filing date: 1973-07-16
Publication date: 1976-04-15

Description

1

Изобретение относитс к электросв зи и может использоватьс в системах передачи ч приема дискретной информации.

Известно устройство дл фазового пуска, содержапдее счетчик ошибок и регистр сдвига с сумматором в цепи обратной св зи, причем выходы регистра сдвцга через селекторы подключены к входам блока управлени .

Однако известное устройство имеет низкую помехоустойчивость вследствие ограниченного числа корректируемых ошибок по сравнепию с нотенциально возможным числом.

Цель изобретени - повышение номехоустойчивости .

Это достигаетс тем, что в предлагаемом устройстве между выходом счетчика ошибок и соответствующим входом блока управлени включен блок последовательной регистрации, к другому входу которого подключен выход одного из селекторов через последовательно соединенные дополнительные ключи, схему логического сложени PI распределитель.

На чертеже приведена структурна схема предлагаемого устройства.

Устройство фазового пуска состоит из регистра пам ти 1. выход которого через ключ 2 соединеп со своим входом и одним из входов сумматора 3, к другому входу которого подключен последовательный выход регистра 4 Сдвига с сумматором 5 в цепи обратной св зи

и параллельно подключенными к нему селекторами 6 и 7. Выход сумматора 3 через последовательно соединенные ключ 8 и счетчик ошибок 9 подключен к одному из входов блока 10 последовательной регистрации, к другому входу которого подключен выход селектора 6 через носледовательно соедипенные дополнительные ключ 11, схему логического сложени 12 и распределитель 13. Выход блока 10 последовательной регистрации подключен к одному из входов блока 14 управлени , к другому входу которого подключаетс выход селектора 7.

Устройство работает следующим образом.

В дежурном режиме импульсы из канала св зи поступают в регистр пам ти 1. Стробирующие импульсы вырабатываютс блоком 14 управлени , обеспечивающим временное согласование работы отдельных элементов схемы . в промежутках между двум стробирующими импульсами производитс сравнение анализируемой информации, хран щейс в данный момент в регистре пам ти 1, с образцом первой составл ющей фазирующего сигнала , генерируемым регистром 4 с сумматором 5 в цепи обратной св зи. Клточи 2 и 8 при этом замкнуты. Сравнение обеспечиваетс сумматором 3. Если в результате нроизведениого сравнени , счетчик ошибок 9 оказываетс переполненнылг, то с приходом следуюн его

строоирующего импульса устройство вновь работает в деж рг10.м режплае. Емкость счетчика ошибок 9 равна потенциально возможному количеству корректируемых оип-гбок. Если счетчик ошибок 9 оказываетс незанолненкым , то устройство переходит в с.тедуюниш режим. При этом, тактовое нитанпе регистров и 4 осу1цествл етс стробнруюш,ими нмнульсамп , ключ 2 разомкнут, а ключ 8 замкнут.

Импульсы из канала постунаюг в сумматор 3, а регистр 4 генерирует образцы второй и последующих составл ющих фазируюн1.его сигнала. Селектор 6 вырабатывает снгналы об окончании фор.мировлли образцов второй и последуюших составл ющих фазирующего сигнала, которые поступают в блок 10 носледовательной регнстрации, обеснечивающнй последовательную регистрацию этих составл ющих с точностью до такта в зависимости от состо ний счетчика ошибок 9.

Если в процессе приема второй и последуюищх составл юших фазируюшего сигнала счетчик ошибок 9 оказываетс нереполненным , то все устройство нереводнтс в дежурный режим работы.

Выход селектора 6 через ключ 11 соединен со схемой логического сложени 12, выход которой подключен к СООТВеТСПЛЮШСМу В.ХОДн

блока 10 последо;и1тельной pcj-HCTpaiuni Это обеснечивает регнстрацню циклических сдвигов второй и последуюищх составл юших фазируюндего сигнала с точностью до гакта.

Claims

Формула изобретен и

Устройство дл фазового , содержащее счетчик ошибок и регистр сдвига с сумматором в-цени обратной св зи, нричем выходы регистра сдвига через селекторы подключены к входам блока управлени , отличающеес тем, что, с целью повышени помехоустойчивости , между выходом счетчика ошибок и соответствующим входом блока управлеии включеп блок последовательной регистрации , к друго.му входу которого подключен выход одного из селекторов через последователь ;io соединенные донолннтельиые ключ, схему логического сложени и раснределитель .

г

Ш

г