SU509890A1

SU509890A1 - Shift register

Info

Publication number: SU509890A1
Application number: SU1853241A
Authority: SU
Inventors: Татьяна Владимировна Донецкая; Галина Федоровна Рыбакова
Original assignee: Ленинградский Ордена Ленина Политехническийинститут Имени М.И.Калинина
Priority date: 1972-12-02
Filing date: 1972-12-02
Publication date: 1976-04-05

Description

Изобретение относитс к области вычислительной техники. Известен регистр сдвига, содержащий в каждом разр де триггер, выход которого че рез элемент задержки подключен к первому входу триггера последующего разр да, второй вход которого подключен к выходу элемента ИЛИ, первый вход которого подклю чен к шине установки в начальное состо ние , блок разрешени сдвига, блок разрешени сброса. Входы блока разрешени сброса соединены с выходами ьсех триггеров регистра , кроме триггера младшего разр да, а выхода - со вторыми входами элементов ИЛИ. Один выход блока размещени сдвига соединен со входом триггера младшего разр да, остальное - с третьими входами элементов ИЛИ. Эта цель достигаетс тем, что в предло женный регистр введен блок вы влени еди ницы, входы которого соединены с выходами всех триггеров регистра, а выход - с одним из управл ющих входов блока размещени сдвига, остальные управл ющие входы которого подключены к соответствующим выходам блока размещени сброса. Блок-схема регистра представлена па чертеже. Регистр состоит из триггеров 1 в каждом разр де, элементов задержки 2, элементов ИЛИ 3, блока вы влени единицы 4, блока разрещени сдвига 5, блока разрещени сброса б, щины установки в начальное состо ние 7, щины входного сигнала 8 и щины сброса 9. Перед началом анализа первой пачки импульс , прищедщий по щине 7, непосредственно или через элементы 3 устанавливает в состо ние 1 триггер младшего разр да (1 ) и в состо ние О все остальные. Так как на входы блока 4 подана одна 1, с триггера младщего разр да на блок разрешени с.двига 5 подаетс команда на разрещение сдвига во всем регистре. Импульсы первой пачки, содержащие какое-то число I- импульсов, с шины 8 через элементы 3 подаютс на триггеры 1 и последовательно сдвигают единицу. При этом к моменту окончани пачки в состо нии 1This invention relates to the field of computing. A shift register is known that contains in each bit a trigger whose output through a delay element is connected to the first trigger input of a subsequent discharge, the second input of which is connected to the output of the OR element, whose first input is connected to the setup bus to the initial state, shift block resolution reset. The inputs of the reset enable block are connected to the outputs of all register triggers, except for the low-order trigger, and the output to the second inputs of the OR elements. One output of the shift placement unit is connected to the input of the low-order trigger, the rest is connected to the third inputs of the OR elements. This goal is achieved by introducing a unit detection unit into the proposed register, the inputs of which are connected to the outputs of all the register triggers, and the output to one of the control inputs of the shift placement unit, the remaining control inputs of which are connected to the corresponding outputs of the placement unit reset. The block diagram of the register is represented by pa drawing. The register consists of triggers 1 in each bit, delay elements 2, elements OR 3, unit 4 detection unit, shift resolution unit 5, reset resolution unit b, setup into initial state 7, input width 8 and reset width 9 Before starting the analysis of the first packet, the pulse, which is caught along the splint 7, directly or through elements 3, sets state 1 to a low-order trigger (1) and state O to all others. Since one 1 is fed to the inputs of block 4, the sub-trigger trigger to the block of resolution of shift 5 is given the command to enable shift in the entire register. The pulses of the first pack, containing some number of I-pulses, from bus 8 through elements 3 are fed to triggers 1 and successively shift the unit. At the same time, by the time the pack ends in state 1

оказываетс лишь триггер I. -го разр да, блок не разрешает сброс единицы в триггерах 1, Импульс сброса переводит в состо ние 1 триггер младшего разр да. После этого оказываетс , что на входы блокаthere is only a trigger I. - th bit, the block does not allow the unit to reset in triggers 1, the reset impulse translates to state 1 low trigger. After this, it turns out that the inputs of the block

вьгшзлени единицы 4 поданы две единицы,команда на выходе блока 4 отсутствует, и блок разрешени сдвига 5 разрешает сдвиг триггера младшего разр да (1 ) доIn unit 4, two units are supplied, the command at the output of block 4 is missing, and the shift resolution block 5 permits the low-order trigger shift (1) to

/ ГО (If ). Если число J импульсов ВТОрой исследуемой пачки I I , то к моменту окончани этой лачки в регистре оказываютс единицы в триггерах 1 и 1; , после окончани сброса - в триггерах и 1 (триггер младшего разр да), и блок разрешени сдвига дл следующей дачки импульсов разрешает перенос 1 от триггера 1 до триггера . Если j t , то к моменту, когда поступит i импульсов второй пачки, в регистре окажетс всего одна единица в триггера 1- , по команде от блока 4 блок 5 разрешает перемещение единицы во всем триггере, и к моменту окончани пачки в регистре оказываетс единица в триггере (информаци о чис ле импульсов j i во второй пачке)./ GO (If). If the number J of pulses of the SECOND examined bundle I I, then by the time of termination of this lachka there are units in triggers 1 and 1 in the register; , after the end of the reset, in the triggers and 1 (the lower-order trigger), and the shift resolution block for the next impulse box allows the transfer 1 from trigger 1 to the trigger. If jt, then by the time the i pulses of the second batch arrive, the register will have only one unit in trigger 1-, on command from block 4, block 5 allows the unit to move in the entire trigger, and by the end of the pack in the register it turns out to be one in trigger (Information on the number of pulses ji in the second packet).

Блок разрешени сдвига дл следующей пачки импульсов разрешает перенос 1 от триггера 1 - до триггера 1The shift resolution unit for the next burst allows the transfer of 1 from trigger 1 to trigger 1

После анализа всей серии пачек 1 ока зываетс в том триггера регистра, вес которого равен числу импульсов в максимальной пачка.After analyzing the entire series of packs 1, it turns out that the trigger register, the weight of which is equal to the number of pulses in the maximum pack.

Claims

Invention Formula

The shift register containing in each discharge a trigger, the output of which through a delay element is connected to the first trigger input of the subsequent discharge, the second input of which is connected to the output of the element OR whose first input is connected to the setup bus to the initial state, the resolution enable block, resolution block reset, the inputs of the reset resolution block are connected to the outputs of all the register triggers, except the low-order trigger, and the outputs are connected to the second inputs of the OR elements, one output of the shift resolution block is connected to the trigger input the lower bit, the rest - with the third inputs of the elements OR characterized in that, in order to memorize the number of pulses in the largest burst of a series of pulses entering the input, a unit extension unit is entered into it, the inputs of which are connected to the outputs of all register triggers, and an output with one of the control inputs of the shift enable unit, the remaining control inputs of which are connected to the corresponding outputs of the reset enable unit