SU504310A1 - Передатчик телеграфного аппарата - Google Patents

Передатчик телеграфного аппарата

Info

Publication number
SU504310A1
SU504310A1 SU2072834A SU2072834A SU504310A1 SU 504310 A1 SU504310 A1 SU 504310A1 SU 2072834 A SU2072834 A SU 2072834A SU 2072834 A SU2072834 A SU 2072834A SU 504310 A1 SU504310 A1 SU 504310A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
stage
trigger
signal
Prior art date
Application number
SU2072834A
Other languages
English (en)
Inventor
Михаил Гаврилович Башманов
Original Assignee
Предприятие П/Я В-8835
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8835 filed Critical Предприятие П/Я В-8835
Priority to SU2072834A priority Critical patent/SU504310A1/ru
Application granted granted Critical
Publication of SU504310A1 publication Critical patent/SU504310A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

(54) ПЕРЕДАТЧИК ТЕЛЕГРАФНОГО АППАРАТА
1
Изобретение относитс  к технике перецачи цискретной информации, в частности к электронным передатчикам телеграфных алпаратов.
Известен передатчик телеграфного ап-
парата, содержащий клавиатурный комбинатор и трансмиттерную приставку, выходы которых через многоступенчатый буферный накопитель соединены с соответствующими входами передающего распределител , подключенного к выходному . блоку и дещифратор.
Однако известный передатчик телеграфного аппарата не обеспечивает высокую достоверность передаваемой информации.
Цецью изобретени   вл етс  повыщение достоверности передаваемой информации .
Дл  этого дополнительный выход выходного блока через последовательно соединен ные блок дл  сопр жени  и элемент сравнени  подключен к первому входу выходного элемента И, причем выходы дешифратора , соединенного с входами-многоступенчатого буферного накопител , подключе-
ны к входам элемента ИЛИ, выход последнего через дополнительную  чейку многоступенчатого буферного накопител  подключен к входу первого триггера, второй вход которого соединен с вторым выхдом передающего распределител , а выход - с первы м входом элемента И, второй вход которого соединен с третьим выходом передающего распределител , а выход элемента И подключен к второму входу вы.ходного элемента И и счетному входу второго триггера, установочные входы которого соединены с вь1 ходами дешифратора , а выход - с вторым входом элемента сравнени .
На чертеже приведена структурна  электрическа  схема передатчика.

Claims (1)

  1. Передатчик телеграфного аппарата содержит клавиатурный комбинатор 1, тра ;смиттерную приставку 2, дешифратор 3, выходы комбинатора 1 и приставк 2 через многоступенчатыйбуферный накопитель 4 с П/ ступен ми соединены с соответствующими входами передающего распределител  5, подключенного к вь.хоцному блоку 6, дополнительный вы хоц которого через последовательно соединенные блок дл  сопр жени  7 и эле1ч4ент сравнени  8 подключен к первому входу выходного элемента И 9, причем выходы дешифратора 3, соединенного с входами многоступенчатого буферного накопител , подключены к входам элемента ИЛИ 1О, выход которого через дополн телькую  чейку 11 многоступенчатого буферного накопител  4 подключен к вход триггера 12, второй вход которого соеди нен с вторым выходом передающего расп делител  5, а выход - с первым входом элемента И 13, второй вход которого соединен с третьим выходом передающего распределител  5, а выход элемента И 13 подключен к второму входу выходно го элемента И 9 и счетному входу триггера 14, установочные входы которого соединены с выходами дешифратора 3, а выход - с вторым входом блока дл  сравнени  8. Передатчик телеграфного аппарата рабо тает следующим образом. При передаче информации с клавиатурн го комбинатора 1 или с трансмиттерной приставки 2 кодовые комбинации ввод тс  в многоступенчатый буферный накопитель 4, в котором осуществл етс  продвижение комбинаций с первой ступени вп/ -УК ступень. В присутствии кодовой комбинации в Л-ои ступени многоступенчатого буферного накопител  4 происходит запуск передающего распределител  5. При этом кодова  комбинаци  многоступенчато буферного накопител  4 поступает в передающий распределитель 5, в котором осуществл етс  формирование стартстопной последовательв:ой комбинации и передача ее через выходной блок 6 в линию. При записи в многоступенчатый буферны накопитель 4 кодовой комбинации 1010 ,, или комбинации 0101 срабатывает де- шифратор 3, выходной сигнал которого через элемент ИЛИ 10 поступает на вход дополнительной  чейки 11 многоступенчатого буферного накопител  4 и записывает в Hfee 1. Одновременно выходной сигнал дешифратора 3 подаетс  на один из входов триггера 14. Если с клавиатурного комбинатора 1 или трансмиттерной приставки 2 в v:Horoступенчатый буферный накопитель 4 записываетс  комбинаци  1010..., то сигналом с выхода дешифратора 3, соответствующего этой комбинации, триггер 14 устанавливаете R положение, при кото- ром на ГО выу.оце по в;: етс  сигнал Одновременно с продвижением комбинации 1010... от первой ступени многоступенчатого буферного накопител  4 в ft -уюпродвигаетс  сигнал 1 от первой ступени дополнительной  чейки 11 в П -ую ступень дополнительной  чейки 11. При считывании с ft -ой ступени многоступенчатого буферного накопител  4 кодовой комбинации 1О1О... считываетс  сигнал 1 с fl-ой ступени дополнительной  чейки 11 многоступенчатого буферного накопител  4. Этим сигналом триггер 12 устанавливаетс  в состо ние, при котором с его выхода на вход элемента И 13 подаетс  сигнал разрешени . Благодар  этому при формировании передающим распределителем 5 элементов кодовой комбинации с его выхода через элемент И 13 на счетный вход триггера 14 поступают сигналы, с приходом каждого из которых триггер 14 измен ет свое состо ние. Так как с поступлением на вход многоСтупенчатого буферного накопител  4 комбинации 1О10... выходным сигналом дешифратора 3 триггер 14 предварительно устанавливаетс  в состо ние О, то с приходом на его счетный вход сигналов от передающего распределител  5 на его выходе формируетс  комбинаци  1010... В случае поступлени  на вход многоступенчатого буферного накопител  4 комбинации 0101 триггер 14 выходным сигналом .дешифратора 3 предварительно устанавливаетс  в положение 1. Поэтому с поступлением сигналов от передающего распределител  5 на выходе триггера 14 формируетс  комбинаци  0101... При правильной работе многоступеьлатого буферного накопител  4, передающего распределител  5 и выходного блока 6 комбинации 1010... или 0101 ..., формируемые триггером 14, совпадают с комбинаци ми , передаваемыми в линию с выходного блока 6. Поэтому элемент сравнени  8 не выдает разрешающего сигнала на вход выходного элемента И 9, и на его выходе сигнал Ошибка отсутствует . При неправильной работе одного из блоков передатчика телеграфного аппарата , привод щей к искажению передаваемых комбинаций, элемент сравнени  8 при формировании триггером 14 комбинации 1О1О... или О1О1 ... выдает сигнал несравнени . Этот сигнал дл  выходного элемента И 9  вл етс  разрешающим , и поэтому стробирующие сигналы с выхода элемента И 13 прохоц т на выхо выходного элемента И 9 казс сигналы Ошибка. При окончании передачи в линию элементов комбинации 1О1-О... (01О1.,.) сигналом с выхода передающего распределител  5 в момент передачи стопового элемента комбинации триггер 12 устанавливаетс  в исходное состо ние, когда с его выхода на вход элемента И 13 выдаетс  сигнал запрета. Периодичность контрол  передатчика телеграфного аппарата определ етс  часто стью по влени  комбинаций 1О10... и О101... При непрерывной выдаче с клави турного комбинатора 1 или с транск иттерной приставки 2 комбинаций 1010..., О101... осуществл етс  непрерывный кон роль работы передатчика телеграфного аппарата . Формула изобретени Передатчик телеграфного аппарата, содержащий клавиатурный комбинатор и трансмиттерную приставку, выходил которых через многоступенчатый накопитель соединены с соответствующими входами передающего распределител , подключенного к выходному блоку, и дешифратор , отличающийс  тем, что, с целью повышени  достоверности передаваемой информации, дополнительный выход выходного блока через последовательно соединенные блок дл  сопр жени  и элемент сравнени  подключен к первому входу выходного элемента И, причем выоды дешифратора, соединенного с входами многоступенчатого буфврного накопител , подключены к входам элемента ИЛИ, выход последнего через дополнительную  чейку многоступенчатого буферного накопител  подключен к входу первого триггера , второй вход которого соединен с вторым выходом передающего распределител , а вьгхоц - с первым входом элемента И, второй вход которого соединен с третьим выходом передающего распределител , а выход элемента И подключен к второму входу выходного элемента И и счетому входу второго триггера, установочные входь которого соединены с выходами дешифратора, а выход - с вторым входом элемента сравнени .
    pC:j. L
    1
    uiCZl
    /t
    L
    |5
    I
    I
    I
    -H
    IJ
    i
    r
    «M
    f5
SU2072834A 1974-10-28 1974-10-28 Передатчик телеграфного аппарата SU504310A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2072834A SU504310A1 (ru) 1974-10-28 1974-10-28 Передатчик телеграфного аппарата

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2072834A SU504310A1 (ru) 1974-10-28 1974-10-28 Передатчик телеграфного аппарата

Publications (1)

Publication Number Publication Date
SU504310A1 true SU504310A1 (ru) 1976-02-25

Family

ID=20600028

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2072834A SU504310A1 (ru) 1974-10-28 1974-10-28 Передатчик телеграфного аппарата

Country Status (1)

Country Link
SU (1) SU504310A1 (ru)

Similar Documents

Publication Publication Date Title
SU504310A1 (ru) Передатчик телеграфного аппарата
FR74918E (fr) Perfectionnements aux dispositifs d'enregistrement de données
SU585622A2 (ru) Передатчик телеграфного аппарата
SU1210230A1 (ru) Датчик телеграфного кода
SU633154A1 (ru) Устройство дл автоматического измерени импульсной характеристики канала св зи
SU763898A1 (ru) Микропрограммное устройство управлени
SU486316A1 (ru) Устройство дл сортировки данных
SU1249583A1 (ru) Буферное запоминающее устройство
SU559415A2 (ru) Устройство дл защиты от импульсных помех
SU444337A1 (ru) Оконечна телеграфна установка сети пр мых соединений
SU1176346A1 (ru) Устройство дл определени пересечени множеств
SU562923A1 (ru) Устройство управлени дл приемно-передающей аппаратуры
SU1765849A1 (ru) Буферное запоминающее устройство
SU369705A1 (ru) Биелиотека
SU446095A1 (ru) Устройство дл передачи асинхронных импульсных сигналов
SU560228A1 (ru) Устройство дл передачи информации из основной пам ти в каналы ввода-вывода
SU1080165A1 (ru) Устройство дл считывани информации
SU510736A1 (ru) Устройство дл приема команд телеуправлени
SU1179349A1 (ru) Устройство дл контрол микропрограмм
SU524316A1 (ru) Устройство исправлени стираний
SU1545330A1 (ru) Устройство дл контрол Р-кодов Фибоначчи
SU616625A2 (ru) Устройство дл сопр жени каналов св зи с электронной вычислительной машиной
SU1520570A1 (ru) Устройство дистанционного управлени
SU1439608A1 (ru) Устройство дл сопр жени @ источников информации с ЦВМ
SU1387042A1 (ru) Буферное запоминающее устройство