SU499587A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство

Info

Publication number
SU499587A1
SU499587A1 SU1626287A SU1626287A SU499587A1 SU 499587 A1 SU499587 A1 SU 499587A1 SU 1626287 A SU1626287 A SU 1626287A SU 1626287 A SU1626287 A SU 1626287A SU 499587 A1 SU499587 A1 SU 499587A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
control unit
storage device
outputs
buffer storage
Prior art date
Application number
SU1626287A
Other languages
English (en)
Inventor
Мкривичка Ярослав
Original Assignee
Вызкумны Устав Математицких Строю (Инопредприятие)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вызкумны Устав Математицких Строю (Инопредприятие) filed Critical Вызкумны Устав Математицких Строю (Инопредприятие)
Application granted granted Critical
Publication of SU499587A1 publication Critical patent/SU499587A1/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/08—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by flight printing with type font moving in the direction of the printed line, e.g. chain printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

рую поступает информаци  с блока выборки 8. С выхода схемы совпадени  2 в случае совпадени  сигналов поступает команда на исполнительное устройство, например, на блок усилителей мощности, через блок временной развертки 3, преобразующий информацию из последовательного кода в параллельный. С блока усилителей мощности 4 контрольные сигналы поступают на контрольный блок 9 оперативного запоминающего блока. Как только контрольный блок заполнитс  информацией , через контрольный регистр 6 поступает сигнал на блок управлени  7 об окончании печати. Далее процесс повтор етс .

Claims (1)

  1. Формула изобретени 
    Буферное запоминающее устройство, содержащее оперативный запоминающий блок, выходы которого через схему совпадени  и блок временной развертки соединен с соответствующими входами блока усилителей мощности, и регистр адреса, вход которого через схемы «И соединен с блоком управлени , отличающеес  тем, что, с целью повышени  надежности устройства, в него введены контрольный регистр и контрольный блок, один из входов которого соединен с
    выходом блока усилителей мощности, второй - с выходом блока управлени , а остальные - с соответствующими выходами регистра адреса, один из выходов контрольного блока через контрольный регистр соединен с
    соответствующим входом блока управлени , а остальные - с соответствующими входами оперативного запоминающего блока.
SU1626287A 1970-02-12 1971-02-10 Буферное запоминающее устройство SU499587A1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS97770 1970-02-12

Publications (1)

Publication Number Publication Date
SU499587A1 true SU499587A1 (ru) 1976-01-15

Family

ID=5342997

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1626287A SU499587A1 (ru) 1970-02-12 1971-02-10 Буферное запоминающее устройство

Country Status (2)

Country Link
DE (1) DE2101669A1 (ru)
SU (1) SU499587A1 (ru)

Also Published As

Publication number Publication date
DE2101669A1 (de) 1971-08-19

Similar Documents

Publication Publication Date Title
FR2139258A5 (ru)
KR930005030A (ko) 반도체 메모리
KR850003610A (ko) 반도체 메모리 장치
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR910001771A (ko) 반도체 메모리 장치
KR910012962A (ko) Dma제어기
BE606130A (fr) Dispositif de mémoire magnétique
SU499587A1 (ru) Буферное запоминающее устройство
KR870009312A (ko) 자동판매기용 제어장치
KR920018752A (ko) 반도체 기억장치
KR900010778A (ko) 반도체 메모리장치
CH410064A (fr) Dispositif de mémoire de données
DE58909408D1 (de) Schaltungsanordnung zur Durchführen eines On-Chip-Zeitverschachtelns des Zugriffs auf dynamische RAM-Bausteine.
SU511627A1 (ru) Блок считывани информации из накопител
SU468269A1 (ru) Устройство контрол перфорации, например, в перфокартах
SU370654A1 (ru) УСТРОЙСТВО дл КОНТРОЛЯ ФЕРРИТОВЫХ МАТРИЦ
SU379932A1 (ru) Устройство для записи информации на магнитный носитель
SU573134A3 (ru) Формирователь бипол рных импульсов
SU1236551A1 (ru) Оперативное запоминающее устройство
KR890004238A (ko) 순차접근 기억장치
SU387359A1 (ru) Ячейка многотактного дешифратора
SU410465A1 (ru)
JPS54123841A (en) Semiconductor integrated memory element
SU394848A1 (ru) УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ ПОЛЕЗНОЙ ИНФОРМАЦИИ ИЗ СЧИТАННОГО СИГНАЛА
SU519711A1 (ru) Микропрограммное устройство управлени