SU489233A1

SU489233A1 - A device for synchronization in multi-channel communication systems with temporary compression

Info

Publication number: SU489233A1
Application number: SU1959935A
Authority: SU
Inventors: Борис Павлович Новиков; Николай Петрович Жаровин; Анатолий Николаевич Баранов; Сергей Антонович Ганкевич
Original assignee: Минский радиотехнический институт
Priority date: 1973-09-12
Filing date: 1973-09-12
Publication date: 1975-10-25

Description

Выход корректора фазы 1 подключен к входу регистра-распределител 2. С выхода согласованного фильтра 12 импульс фазирующей комбинации подаетс на шину дл занесени кода регисфа-распределител 2 через элемент И 4, е. также на один из входов временного дискриминатора 13, где сравниваетс с временным стробом дешифратора 3 позиции последнего элемента фаЗ фую1дей комбинации,, дешифруемой с регистра-расгфсделител 2.The output of the phase 1 offset is connected to the input of the register-distributor 2. From the output of the matched filter 12, a pulse of the phasing combination is fed to the bus to enter the code of the registry-distributor 2 through the element 4, i.e. also to one of the inputs of the time discriminator 13, which is compared with the time decoder strobe 3 position of the last element of the FZ fuy1dey combination, decrypted from the register-rasgfsedelitele 2.

Выхадь временного дискриминатора 13 соединены с входами счетчиков 8, 9 накопителей с перекрестным сбросом, причем счетчик 9 соединен с элементом совпадени временного дискриминатора 13, а счетчик 8 - с элементом несовпадени .The output of the time discriminator 13 is connected to the inputs of counters 8, 9 of the cross-reset accumulators, the counter 9 being connected to the coincidence element of the time discriminator 13, and the counter 8 to the mismatch element.

Разрешение на занесение кода в регистраспределитель 2 через элемент И 4 осуществл етс триггером 5, входы которого подключены к выходу элемента И 4 через элемент задержки 6 и к выходу счетчика 8.The permission to enter the code in the distributor 2 through the element 4 is carried out by trigger 5, the inputs of which are connected to the output of the element 4 through the delay element 6 and to the output of the counter 8.

Начальна установка счетчиков 8 и 9, триггера 5 производитс выходным сигналом формировател импульса начальной установки 7 через элемент ИЛИ 1О,И. Перекрестный сброс счетчиков 8, 9 осупюствл етс через элементы ИЛИ 10, 11,The initial installation of the counters 8 and 9, the trigger 5 is performed by the output signal of the pulse shaper of the initial installation 7 through the element OR 1O, AND. The cross reset of counters 8, 9 is accomplished through the elements OR 10, 11,

Устройство работает следующим образо м,The device works as follows.

В момент включени питани импульс начальной установки через элементы ИЛИ 10, 11 сбрасывает показани счетчиков 8, 9 и устанавливает триггер 5 на разрешение занесени кода в регистр-распределитель 2 через элемент И 4.At the moment the power is turned on, the initial setup pulse through the OR 10, 11 elements resets the readings of the counters 8, 9 and sets the trigger 5 to allow code entry into the distributor register 2 through the And 4 element.

Первый отклик согласованного фильтра через элемент И 4 осуществл ет первоначальное фазирование регистра-распределител 2. Задержанньш импульс с выхода элемента И 4 опрокидывает триггер 5 и блокирует элемент И 4.The first response of the matched filter through the And 4 element performs the initial phasing of the register-distributor 2. A delayed pulse from the output of the And 4 element overturns the trigger 5 and blocks the And 4 element.

Затем происходит анализ правильности фазировани регистра-распределител 2. Такой анализ осуществл етс при помощи временного дискриминатора 13 и счетчиков В и 9 с перекрестным сбросом и дешифратором 3. Если занесение кода было истинным, временной строб с выхода дешифратора 3 совпадает с приходом последующих импульсов фазирующей комбинации.Then, the analysis of the correctness of the phasing of the register-distributor 2 takes place. Such an analysis is carried out using a time discriminator 13 and counters B and 9 with a cross-reset and a decoder 3. If the entry of the code was true, the time gate from the output of the decoder 3 coincides with the arrival of subsequent pulses .

Они сравниваютс во временном дискри- минаторе 13. В результате происходит переполнение счетчика 9, подключенного к выходу элемента совпадени временного дискриминатора 13, который сбрасывает показани счетчика 8 при каждом переполнении .They are compared in the time discriminator 13. As a result, the counter 9 connected to the output of the coincidence element element of the time discriminator 13 overflows, which resets the counter 8 to each time it overflows.

Если занесение кода произошло ложным импульсом, то переполн етс счетчик 8,If the code is entered by a false pulse, then counter 8 overflows

подключенный к выходу элемента несовпадени временного дискриминатора 13, который перебрасывает триггер 5 на повторное занесение кода через элемент И 4 в регистр-распределитель 2 и сбрасываетconnected to the output of the mismatch element of the time discriminator 13, which flips the trigger 5 to re-enter the code through the element 4 in the register-distributor 2 and resets

счетчик 9. Процесс повтор етс до тех i пор, пока фазирование регистра-распределител 2 не осуществл етс истинным импульсом фазирующей комбинации с выхода согласованного фильтра 12.the counter 9. The process is repeated until i i until the phasing of the register-distributor 2 is performed by the true pulse of the phasing combination from the output of the matched filter 12.

Claims

Invention Formula

A device for synchronization in multi-channel communication systems with a temporary seal, containing a parallel-matched filter of the phasing combination connected to the input, the output of which is connected to the time discriminator, and a phase corrector, the output of which is connected to the distributor register, each bit of which is connected to the corresponding decoder input , characterized in that, in order to accelerate the phasing, the decoder output, the coincidence and mismatch outputs are connected to the second input of the temporary discriminator This discriminator is connected to the inputs of the corresponding counters, in the crossover chains of which the OR elements are included, the second inputs of which are connected to the output of the initial setup pulse generator, the initial installation pin of the mismatch counter being connected to the installation input of the trigger unit, the second input of which is connected to output of the element And with the installation input of the register-distributor, odip from the inputs of the element And connects to the output of the matched ft, and:

second input to the single trigger exit.