SU1714802A1 - Distributor - Google Patents
Distributor Download PDFInfo
- Publication number
- SU1714802A1 SU1714802A1 SU894745085A SU4745085A SU1714802A1 SU 1714802 A1 SU1714802 A1 SU 1714802A1 SU 894745085 A SU894745085 A SU 894745085A SU 4745085 A SU4745085 A SU 4745085A SU 1714802 A1 SU1714802 A1 SU 1714802A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- channel
- trigger
- output
- elements
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах управлени вычислительных систем. Целью изобретени вл етс повышение функциональной надежности. Поставленна цель достигаетс тем, что в распределитель, содержащий в каждом канале первый и второй триггеры, 1.1 ...1 .П...3.1 ...З.п первый элемент И 2.1 ...2,п элемент И-НЕ 6.1...6.П, установочный вход 12.1...12.П, введены второй и третий элементы И 8, 9, первый элемент НЕ 10, О-триггер 7, и в каждый канал, начина со второго, - элемент ИЛИ 4.1..,4.п и второй элемент НЕ 5.1..,5.п. 2 ил.The invention relates to a pulse technique and can be used in control devices of computer systems. The aim of the invention is to increase functional reliability. The goal is achieved by the fact that in the distributor containing in each channel the first and second triggers, 1.1 ... 1. P ... 3.1 ... Z. p the first element AND 2.1 ... 2, n the element AND NOT 6.1 ... 6.P, installation input 12.1 ... 12.P, the second and third elements are entered AND 8, 9, the first element is NOT 10, the O-flip-flop is 7, and in each channel, starting from the second, is the element OR 4.1 .., 4.p and the second element is NOT 5.1 .., 5.p. 2 Il.
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах управлени вычислительных систем .The invention relates to a pulse technique and can be used in control devices of computer systems.
Целью изобретени вл етс повышение функциональной надежности.The aim of the invention is to increase functional reliability.
На фиг. 1. приведена схема распределител ; на фиг.2 - временна диаграмма его работы.FIG. 1. shows a diagram of the distributor; figure 2 - the timing diagram of his work.
Распределитель содержит в каждом канале первый триггер 1.11.п, выполненный на D-триггере, первый элемент ИThe distributor contains in each channel the first trigger 1.11.p, performed on the D-trigger, the first element And
2.12.П, второй триггер 3.1,....3.п (на Dтриггере ), элемент ИЛИ 4.1,...,4.п, первый2.12.P, second trigger 3.1, .... 3.p (on D trigger), element OR 4.1, ..., 4.p, first
элемент НЕ 5.15.п, элемент И-НЕelement NOT 5.15.p, element AND-NOT
6.16.П, а также О-триггер.7, второй элемент И 8, третий элемент И 9, второй элемент НЕ 10, шину 11 тактовых импульсов, входы 12.112.п установки программы задействовани каналов распределител , выходы 13.1,...,13.п каналов распределител . Информационные D-входы триггеров 1 вл ютс входами 12 распределител дл задани программы. Шина 11 соединена с С-входами триггеров 1, триггера 7, первым6.16.P, as well as O-flip-flop. 7, second element AND 8, third element AND 9, second element NOT 10, bus 11 clock pulses, inputs 12.112.p of the installation of the program for activating distribution channel channels, outputs 13.1, ..., 13 .p distributor channels. The informational D inputs of the flip-flops 1 are distributor inputs 12 for setting the program. Bus 11 is connected to the C-inputs of the trigger 1, trigger 7, the first
входом элемента И 8 и через элемент НЕ 10 - с первым входом элемента И 9. Выход элемента И 9 соединен с первыми входами элементов 2.1,....2.п, вторые входы которыхthe input element And 8 and through the element NOT 10 - with the first input element And 9. The output element And 9 is connected to the first inputs of elements 2.1, .... 2.n, the second inputs of which
соединены с выходами триггеров 1.11.п.connected to the outputs of the trigger 1.11.p.
Выходы элементов 2.1,...,2.п соединены сThe outputs of the elements 2.1, ..., 2.p are connected to
единичными входами триггеров 3.1З.п.single triggers inputs 3.1 ZP
Выходы триггеров 3.1З.п соединены сThe outputs of the trigger 3.1Zp connected to
первыми входами элементов 6.1,...,6.п и входами соответствующих элементов 4.14.п.the first inputs of elements 6.1, ..., 6.n and the inputs of the corresponding elements 4.14.p.
Выход каждого элемента 4.I соединен с пер .вым входом элемента 4,i+1 и через элементы 5.i -со входом элемента 6.i+1, третьи входы элементов 6.1,...,6.п соединены с выходом элемента И 8. Выходы элементов 6.1,...,6,пThe output of each element 4.I is connected to the first input of element 4, i + 1 and through the elements 5.i - with the input of element 6.i + 1, the third inputs of elements 6.1, ..., 6.n are connected to the output of the element And 8. The outputs of the elements 6.1, ..., 6, p
вл ютс выходами 13.113.п каналовare outputs 13.113.p of channels
распределител и соединены с тактовыми С-входами соответствующих триггеров 3.1,...,3.п, D-входы которых соединены с нулевой шиной источника питани . Выход элемента 4.(п-1) соединен с О-входом триггера 7, пр мой и инверсный выходы которого соединены соответственно со вторыми входами элементов И 8, 9. На выходах 13.113.пthe distributor and are connected to the clock C-inputs of the corresponding triggers 3.1, ..., 3.p, the D-inputs of which are connected to the zero bus of the power source. The output of element 4. (p-1) is connected to the O-input of the trigger 7, the direct and inverse outputs of which are connected respectively to the second inputs of the elements 8, 9. At the outputs 13.113.p
распределител формируютс отрицательные импульсы, дл получени положительных выходных импульсов выходы 13 подключаютс к инверторам (на схеме не показаны).Negative pulses are generated in the distributor. To obtain positive output pulses, the outputs 13 are connected to inverters (not shown in the diagram).
Устройство работает следующим обра- 5 зом.The device works as follows.
В исходном состо нии все триггеры установлены в нулевое положение (цепи начальной установки на схеме не показаны). Программа распределени импульсов на ка- 10 налах задаетс в виде потенциальных сигналов , поступающих по входам устройства, например, на входы 12.1, 12,2,,..,12.п. Эти сигналы подаютс на D-входы соответствующих триггеров 1.1,...1.п. По фронту такто- 15 вого импульса с шины 11 соответствующие триггеры 1.1, 1.2,1.3 1.П устанавливаютс в единичное состо ние и открывают соответствующие элементы 2.1,2.2,2.3,2.п. Триггер 7 в нулевом положении закрывает элемент 20In the initial state, all the triggers are set to the zero position (the circuit of the initial installation is not shown in the diagram). The program for the distribution of pulses in channels is specified in the form of potential signals arriving at the device inputs, for example, at the inputs 12.1, 12.2, .., 12.p. These signals are fed to the D inputs of the corresponding triggers 1.1, ... 1.p. On the front of the clock pulse from the bus 11, the corresponding triggers 1.1, 1.2,1.3 1.P are set to one and open the corresponding elements 2.1.2.2.2.3.2.p. The trigger 7 in the zero position closes the element 20
-И 8 и открывает элемент И 9. Тактовые импульсы с шины 11 инвертируютс элементом НЕ 10. По фронту инверсного тактового импульса, поступающего с выхода элемента 10 через элемент 9 на вторые входы элемен- 25 тов 2.1,...,2.п устанавливаютс в единичное состо ние соответствующие триггеры 3.13.п. Триггеры 3.1,...,3.п через элементы 4.1,...,4.п и 5.1,...,5.п управл ют элементами 6.1б.п таким образом, что каждый 30- And 8 and opens element AND 9. Clock pulses from tire 11 are inverted by the element NOT 10. On the front of the inverse clock pulse coming from the output of element 10 through element 9 to the second inputs of elements 25, 2.1, ..., 2.n. the corresponding triggers 3.13 p. Triggers 3.1, ..., 3.p through elements 4.1, ..., 4.n and 5.1, ..., 5.n control elements 6.1b.p so that each 30
предыдущий из триггеров 3.1 закрывает последующие элементы 6.1+1, соединенные с последующими триггерами 3.1+1. В рассматриваемом случае триггер 3.1, наход щийс в единичном состо нии, открывает соответ- 35 ствующий ему элемент 6.1, через элемент 5.1 запирает элемент 6.2, через элементы 4.1, 5.2 запирает элемент 6.3 через элементы И 2, НЕ 5.(п-1)-элемент И-НЕ 6.п. Триггер 3.2 подготавливает к открыванию 40 соответствующий элемент 6.2, через элементы 4.1,4.2,5.2,5(п-1) закрывает последующие элементы 6.3, б.п и т.д. После установки хот бы одного из триггеров 3.1 в единичное состо ние формируетс потен- 45 циальный единичный сигнал на выходе последнего элемента ИЛИ 4.(п-1), который подаетс на D-вход триггера 7, По фронту следующего тактового импульса с шины 11 триггер 7 устанавливаетс в единичное со- 50 сто ние, закрывает элемент И 9 и открывает элемент И 8. При этом тактовые импульсы через элемент И 8 поступают на входы элементов 6.1,...,6.п. Так как из всех элементов И-НЕ подготовлен к открыванию только 55 элемент 6.1, а все остальные заблокированы , то текущий тактовый импульс проходит через этот элемент И-НЕ 6.1 на выход 13.1 в виде отрицательного импульса. С выхода элемента И-НЕ 6.1 этот импульс подаетс the previous of the triggers 3.1 closes the subsequent elements 6.1 + 1, connected with the subsequent triggers 3.1 + 1. In this case, the trigger 3.1, which is in a single state, opens the corresponding element 6.1, locks element 6.2 through element 5.1, and locks element 6.3 via elements 5.1, 5.2 through elements 2, NOT 5. (n-1) element AND-NOT 6.p. The trigger 3.2 prepares the corresponding element 6.2 for opening 40, through the elements 4.1,4.2,5.2,5 (p-1) it closes the subsequent elements 6.3, bp, etc. After installing at least one of the triggers 3.1 into a single state, a potential single signal is generated at the output of the last element OR 4. (p-1), which is fed to the D input of the trigger 7, On the front of the next clock pulse from the bus 11, the trigger 7 is set to one position, closes the element AND 9 and opens the element AND 8. At the same time, the clock pulses through the element AND 8 arrive at the inputs of the elements 6.1, ..., 6.p. Since, of all the elements, NAND is prepared for opening only 55, 6.1, and all the others are blocked, the current clock pulse passes through this element NAND 6.1 to output 13.1 in the form of a negative pulse. From the output of the element AND-NOT 6.1, this pulse is given
на тактовый вход триггера 3.1, на D-вход которого подан нулевой потенциал источника питаний. По фронту отрицательного импульса триггер 3.1 устанавливаетс в иулезое положение. При этом снимаетс сигнал запрета с выхода элемента НЕ 5.1 и открываетс следующий элемент И-НЕ 6.2, подготовленный к открыванию следующим сработанным триггером 3.2, Очередной тактовый импульс через элемент И-НЕ 6.2 поступает на выход 13.2 и устанавливает триггер 3.2 в нулевое положение. После обнулени триггеров 3.1,3.2 снимаетс сигнал запрета с выходов элементов ИЛИ 4.1, НЕ 5.2 и открываетс элемент И-НЕ 6.3 и т.д. Таким образом, после одного цикла прохождени п тактовых импульсов все триггеры 3,1,...,3.г, установленные в единичное состо ние в соответствии с заданной программой , обнул ютс , на заданных выходах 13 формируютс распределенные последовательности импульсов, снимаетс сигнал с выхода элемента ИЛИ 4.(п-1). По фронту текущего тактового импульса триггер 7 вновь устанавливаетс в единичное состо ние, закрываетс элемент И 8 и открываетс эле-мент И 9. Инверсный тактовый импульс через элементы И 9, И 2 снова устанавливает вединичное состо ние триггеры 3.1З.пThe trigger input of the trigger 3.1, on the D-input of which the zero potential of the power supply is applied. On the front of the negative pulse, the trigger 3.1 is set to the Jules position. In this case, the prohibition signal is removed from the output of the HE 5.1 element and the next IS-NOT 6.2 element is opened, prepared for opening by the next triggered trigger 3.2. The next clock pulse through the IS-NOT 6.2 element enters output 13.2 and sets the trigger 3.2 to the zero position. After zeroing the triggers 3.1.3.2, the inhibit signal is removed from the outputs of the elements OR 4.1, NOT 5.2, and the AND-NOT 6.3 element is opened, etc. Thus, after one cycle of passing the n clock pulses, all the triggers 3.1, ..., 3.g, set to one in accordance with a predetermined program, nullify, distributed pulse sequences are formed at given outputs 13, the signal with output element OR 4. (p-1). On the front of the current clock pulse, trigger 7 is again set to one state, element 8 is closed, and element 9 is opened. Inverse clock pulse through elements 9 and 9 again sets the single state of the triggers 3.1Z.p.
в соответствии с заданной программой и описанный выше процесс повтор етс . Таким образом обеспечиваетс циклическое распределение импульсов на выходахin accordance with a predetermined program and the process described above is repeated. This ensures that the pulses are cyclically distributed at the outputs.
13.113.п устройства. Если в процессе13.113.p device. If in progress
распредени импульсов программа задействовани каналов изменилась, например, в единичное состо ние установлены триггеры 1,2, 1.3, триггеры 1.1, 1.П - в нулевое положение , то инверсный тактовый импульс установит в единичное состо ние триггеры 3,2,3.3. Триггер 3,2 через элементы ИЛ И 4.1, НЕ 5,2 закрывает элемент И-НЕ 6,3 и открывает элемент И-НЕ 6,2, Сигнал запрета через элемент НЕ 5.1 не поступает, т.к. триггеры 1.1,3.1 наход тс в нулевом состо нии . После прохождени двух тактовых импульсов , аналогично описанному выше формируетс распределенна последовательность импульсов на выходах 13,2, 13.3 устройства. Аналогично работает устройство при любых других комбинаци х программного распределени сигналов на входахthe pulse distribution program of the channel activation has changed, for example, the triggers 1,2, 1.3 are set to one, the triggers 1.1, 1.P are in the zero position, the inverse clock pulse sets the triggers to 3,2,3.3. The trigger 3.2 through the elements of IL AND 4.1, NOT 5.2 closes the element AND-NOT 6.3 and opens the element AND-NOT 6.2, the prohibition signal through the element NOT 5.1 is not received, because the 1.1.3.1 triggers are in the zero state. After passing two clock pulses, as described above, a distributed pulse sequence is formed at the outputs 13.2, 13.3 of the device. The device works in a similar way with any other combinations of programmatic distribution of signals at the inputs.
12.112,п устройства.12.112, n device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894745085A SU1714802A1 (en) | 1989-10-05 | 1989-10-05 | Distributor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894745085A SU1714802A1 (en) | 1989-10-05 | 1989-10-05 | Distributor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1714802A1 true SU1714802A1 (en) | 1992-02-23 |
Family
ID=21472543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894745085A SU1714802A1 (en) | 1989-10-05 | 1989-10-05 | Distributor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1714802A1 (en) |
-
1989
- 1989-10-05 SU SU894745085A patent/SU1714802A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 879776.кл. Н 03 К 17/62. 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1714802A1 (en) | Distributor | |
SU1497721A1 (en) | Pulse train generator | |
SU547031A1 (en) | Device forming variable time intervals | |
SU930626A1 (en) | Pulse delay device | |
SU1665513A1 (en) | Pulse sequence converter | |
SU1599987A1 (en) | Device for separating pulses | |
SU1265983A1 (en) | Pulse discriminator with respect to repetition frequency | |
SU1580370A1 (en) | Device for checking sequence of synchropulses | |
SU1226662A1 (en) | Frequency divider with discrete controlling of pulse duration | |
SU617767A1 (en) | Arrangement for introducing corrections into time scale | |
SU1363425A1 (en) | Frequency multiplier | |
SU997255A1 (en) | Controllable frequency divider | |
SU1432751A1 (en) | Phase synchronizer | |
RU1803969C (en) | Device for selecting pulses from pulse train | |
SU705645A1 (en) | Variable pulse length oscillator | |
SU1354386A2 (en) | Digital frequency multiplier with variable multiplication ratio | |
SU1569954A1 (en) | Digital frequency discriminator | |
SU1001453A1 (en) | Pulse duration forming device | |
SU1167730A1 (en) | Pulse counter-multiplier | |
SU1261097A1 (en) | Device for checking pulse generator | |
SU1107313A1 (en) | Device for forming time scale correction signals | |
SU1411952A1 (en) | Multiplier of pulse recurrence rate | |
SU1150731A1 (en) | Pulse generator | |
SU1511855A1 (en) | Device for monitoring pulse sequence period | |
SU951711A1 (en) | Pulse train frequency digital divider |