Claims (1)
Изобретение относитс :к технике св зи и может исйользова ьс в аппаратуре передачи данных. Известны устройства контрол поэлементной синхронизации. Наиболее близким по техническому решении к предлагаемому вл етс уст ройство контрол поэлементной синхронизации , содержащее два элемента И, выходы которых подключены к входг первого триггера, выход которого под ключен к первому входу третьего элемента И, а также четвертый элемент И счетчики сбоев и посылок и первый элемент задержки . Цель изобретени - повышение достоверности контрол . Дл достижени поставленной цели в устройство контрол поэлементной синхронизации, содержащее два элемента И, выходы которых подключены к входам первого триггера, выход которого подключен к первому входу тре тьего элемента И, а также четвертый элемент И, счетчики сбоев и посылок и первый элемент задержки, введены элемент ИЛИ, п тый и шестой элементы И, второй элемент задержки и второй триггер, при этом первый выход счетчика посылок подключен соответственно через последовательно соединенные третий элемент И и элемент ИЛИ к входу первого элемента задержки и через последовательно соединенные четвертый элемент И и второй элемент задержки - к первому входу второго триггера , второй выход счетчика посылок подключен соответственно через п тый и шестой элементы И к второму входу элемента ИЛИ и первому входу счетчика сбоев, к другому входу которого, второму входу второго триггера и к входу счетчика посылок подключен выход первого элемента задержки, а выход второго триггера подключен к вторым входам п того и шестого элементов И, к третьему входу шестого и второму входу четвертого элементов И подключен второй выход первого триггера, первый выход которого подключен к третьему входу п того элемента И. Такое ус.тр 5й9Т15) обеспечивает контроль поэлементно синхронизации в узкой зоне, определ емой требуекым качеством синхронизации непрерывно с момента поступлени информации и независимо от ее вида, что позвол ет .контролировать как качество, так и врем синхронизации. 86 На фиг, 1 приведена структурна электрическа схема предложенного устройства; на фиг. 2 - временна диаграмма напр жений, по сн юща его работу. Устройство контрол поэлементной синхронизации содержит первый 1 и вт рой 2 элементы И, выходы которых под ключены к входам первого триггера 3, выход которого подключен к первому входу третьего элемента И 4, а также четвертый элемент И 5, счетчик 6 сбо ев, счетчик 7 посылок, первый элемент 8 задержки, введенные элемент ИЛИ 9, п тый элементИ 10, шестой элемент И 11, второй элемент 12 задержки и второй триггер 13. Первый выход счетчика 7 посылок подключен соответственно через последовательно соединенные третий элемент И 4 и эле мент ИЛИ 9 к входу первого элемента 8 задержки и через последовательно соединенные четвертый элемент 5 и второй элемент 12 задержки - к первому входу второго триггера 13. Второй выход счетчика 7 посылок подключен соответственно через п тый 10 и шестой 11 элементы и к второму входу элемента 9 ИЛИ и первому входу счет«шка б сбоев, к другому входу которого , второму входу второго триггера 13 и к входу счетчика 7 посылок подключен выход первого элемента 8 задержки, а выход второго триггера 1 подключен ко вторым входам п того 10 и шестого 11 элементов И. К третьему входу шестого 11 и второму входу чет вертого 5 элементов И подключен второй выход первого триггера 3, первый выход которого подключен к третьему входу п того элемента И 10. Устройство равотает следующим образом . При поступлении на вход счетчика 7 токовых посылок (см.фиг. 2а) пр изводитс отсчет времени поэлементной синхронизации. После этого на его выходе по вл етс сигнал (см. фиг. 2б), поступающий на входы элементов И 4 и 5, к другим входам котврых подключены пр мой и инверсный выходы триггера 3 (см.фиг. 2в), управл емого элементами И 1 и 2, даииФрирующими необходимые состо ни управл емого делител блока фазировани . При совпс1дении зоны перемещени стробирующего импульса и фронта принимаемой токовой посылки с выхода элемента И 4 через элемент ИЛИ 9 и элемент 8 задержки поступает сигнал установки устройства контрол в исходное состо ние, после чего начинаетс повторный отсчет фронтов. При несовпсшении зоны перемещени стробирующего импульса и фронта принимаемой токовой посылки с выхода элемента И 5 через элемент 12 задерж ки на вход триггера 13 поступает сиг 4 нал, перевод щий его в другое состо ние (см.фиг. 2г). С этого момента времени устройство переходит в режим отсчета времени контрол . При этом с выхода триггера 13 поступает разрешающий потенциал на входы элементов И 10 и 11, на другие входы которых поступает сигнал с выхода счетчика 7 (см.фиг. 2д), а на третьи их входа вр мой и инверсный сигналы с выхода триггера 3. Кроме того, при совпадении зоны перемещени стробирук дего импульса с фронтом принимаемой токовой посылки с выхода элемента И 10 через элемент ИЛИ 9 и элемент 8 за-держки выдаетс сигнал установки устройства контрол в исходн зе состо ние (см.фиг. 2е) и осуществл етс переход в режим отсчета фронтов. При несовпадении зоны с фронтом с выхода элемента 11 И на вход счетчика 6 поступает сигнал сбой (см. фиг. 2ж). Если в дальнейшем не будет совпадени зоны с фронтсом, то счетчик 6 через определенное количество фронтов выдаст сигнал о непригодности канала к эксплуатации. Формула изобретени Устройство контрол поэлементной синхронизации, содержащее два элемента И, выходы которых подключены, к входам первого триггера, выход которого подключен к первому входу третьего элемента И, а также четвертый элемент И, счетчики сбоев и посылок и первый элемент задержки, отличающеес тем, что, с целью повышени достоверности контрол , введены элемент ИЛИ, п тый и шестой элементы И, второй элемент задержки и второй триггер, при этом первый выход счетчика посылок подключен соответственно через последовательно соединенные третий элемент И и элемент ИЛИ к входу первого элемента задержки и через последовательно соединенные четвертый элемент И и второй элемент задержки - к первому входу второго трихтера, второй выход счетчика посылок подключен соответственно через п тый и шестой элементы И к второму входу элемента ИЛИ и первому входу счетчика сбоев, к другому входу которого, второму входу второго триггера и к входу счетчика посылок подключен выход первого элемента задержки , а выход второго триггера подключен к вторым входам п того и шестого элементов И, к третьему входу шестого и второму входу четвертого элементов И подключен второй выход первого триггера, первый выход которого подключен к третьему входу п того элемента И. Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР 374755, кл. Н 04 L 11/08, 1970.The invention relates to: communication technology and can be used in data transmission equipment. Known control device element-synchronization. The closest technical solution to the present invention is an elemental synchronization control device containing two AND elements, the outputs of which are connected to the input of the first trigger whose output is connected to the first input of the third AND element, as well as the fourth element And the fault and parcel counters and the first delay element. The purpose of the invention is to increase the reliability of the control. To achieve this goal, an element synchronization control unit containing two AND elements, whose outputs are connected to the inputs of the first trigger, the output of which is connected to the first input of the third AND element, as well as the fourth And element, fault and dispatch counters and the first delay element, are entered the OR element, the fifth and the sixth AND elements, the second delay element and the second trigger; the first output of the package counter is connected respectively via the third connected AND element and the OR element to the input of the first About the delay element and through the fourth element And serially connected and the second delay element to the first input of the second trigger, the second output of the package counter is connected respectively via the fifth and sixth elements AND to the second input of the OR element and the first input of the fault counter, to the other input of which the second input of the second trigger and the input of the package counter are connected to the output of the first delay element, and the output of the second trigger is connected to the second inputs of the fifth and sixth elements AND, to the third input of the sixth and second inputs to the fourth The second output of the first trigger, the first output of which is connected to the third input of the first element I, is connected. This condition 5 (9T15) provides control of element-by-element synchronization in a narrow zone determined by the required quality of synchronization continuously from the moment the information is received and regardless of its type that allows you to control both the quality and timing of synchronization. 86 Fig. 1 shows a structural electrical circuit of the proposed device; in fig. 2 is a time diagram of stresses, explaining its operation. The elemental synchronization control device contains the first 1 and second 2 And elements, the outputs of which are connected to the inputs of the first trigger 3, the output of which is connected to the first input of the third element And 4, as well as the fourth element And 5, counter 6 faults, counter 7 parcels , the first delay element 8, the entered element OR 9, the fifth element 10, the sixth element AND 11, the second delay element 12 and the second trigger 13. The first output of the counter 7 of the parcels is connected respectively through the sequentially connected third element AND 4 and the OR element 9 to the entrance of the first The delay element 8 and through the fourth element 5 and the second delay element 12 connected in series to the first input of the second flip-flop 13. The second output of the parcel counter 7 is connected respectively via the fifth 10 and sixth 11 elements and to the second input of the OR element 9 and the first input Scale b of failures, to another input of which, the second input of the second trigger 13 and the input of the counter of 7 packages are connected to the output of the first delay element 8, and the output of the second trigger 1 is connected to the second inputs of the fifth and sixth 11 elements I. To the third input of the sixth 11Thu second input of the AND VERT 5 connected to the second output of the first flip-flop 3, the first output of which is connected to the third input of the fifth AND element 10. The apparatus ravotaet follows. When arriving at the input of the counter 7 current parcels (see Fig. 2a), the time of element-by-element synchronization is counted. After that, a signal appears at its output (see Fig. 2b), which is fed to the inputs of elements 4 and 5, the direct and inverse outputs of trigger 3 (see fig. 2c) controlled by the elements 2 are connected to the other inputs. 1 and 2, which generate the necessary states of the controlled divider of the phasing unit. When the gating pulse movement zone and the front of the received current parcel from the output of the AND 4 element move together, the OR control element 9 and the delay element 8 receive the installation signal of the control device to its initial state, after which the repeated counting of the fronts begins. If the zone of movement of the strobe pulse and the front of the received current parcel from the output of the element 5 does not coincide, through the element 12 of the delay to the input of the trigger 13 a signal arrives that translates it into another state (see Fig. 2d). From this point in time, the device goes into control time reference mode. In this case, the output potential of the trigger 13 receives the resolving potential at the inputs of the elements 10 and 11, the other inputs of which receive a signal from the output of counter 7 (see figure 2d), and the third input of them has temporary and inverse signals from the output of trigger 3. In addition, when the movement zone of the strobe of its pulse coincides with the front of the received current parcel from the output of the AND 10 element, the OR device 9 and the delay element 8 receive the control device installation signal in the initial state (see Fig. 2e) and transition to the mode of counting the fronts. If the zone does not coincide with the front from the output of element 11, the signal to the input of counter 6 receives a failure signal (see Fig. 2g). If there is no further coincidence of the zone with the front, then counter 6, after a certain number of edges, will signal that the channel is unsuitable for operation. Claims An elementary synchronization control device comprising two AND elements, the outputs of which are connected, to the inputs of the first trigger, the output of which is connected to the first input of the third AND element, as well as the fourth And element, fault and parcel counters and the first delay element, characterized in that , in order to increase the reliability of the control, the OR element, the fifth and the sixth AND elements, the second delay element and the second trigger are introduced, and the first output of the package counter is connected via a series connection the third AND element and the OR element to the input of the first delay element and through the fourth AND element and the second delay element connected in series to the first input of the second trichter, the second output of the package counter is connected respectively via the fifth and sixth AND elements to the second input of the OR element and the first the input of the fault counter, to another input of which, the second input of the second trigger and the input of the package counter are connected to the output of the first delay element, and the output of the second trigger is connected to the second inputs of the fifth and sixth elements And, the third output of the first trigger is connected to the third input of the sixth and second inputs of the fourth element I, the first output of which is connected to the third input of the fifth element I. Sources of information taken into account during the examination: 1. USSR certificate of authorization 374755, cl. H 04 L 11/08, 1970.
II
JiJi
IIII
.--Jl -l TnJU1Jl nrUT.-- Jl -l TnJU1Jl nrUT
a Ia I
и-uir ir irir ij and-uir ir irir ij
8eight