SU484631A1 - Импульсно-временной дискриминатор - Google Patents

Description

Пр,и подаче импульса напр жени  на клемму 1, на выходе схемы «И-НЕ 3 сохранитс  уровень сигнала «1 (точка 17), на выходе схемы «И-НЕ 4 - уровень сигнала «О (точка 18), а на выходе схемы «И-НЕ 5 - уровень сигнала «1 (точка 19). На выходе схемы «И-НЕ б но витс  уровень «1 (точка 20), нри этом триггеры 7 и 8 не о-прокидываютс , так как по второму входу (точка 17) сохранитс  уровень «1. На вход инвертора 13 подаетс  низкий уровень «О, а на его выходе и на выходе инвертора 16 будут уровни «1, в результате чего на выходной клемме дискриминатора И по витс  уровень «1. Такое состо ние сохранитс  до прихода импульса на входную клемму 2, при подаче которого потенциал на выходе схемы «И-НЕ 3 (точка 17) изменитс  с уровн  «1 на уровень «О, что приведет к опрокидыванию триггеров 7 и 8 в противоположные состо ни . Одновременно в точке 18 по витс  уровень «1, а на выходной клемме дискриминатора 11 через инвертор 13 снова по витс  уровень «О. В точке 2и сохранитс  прежний уровень «1. Но окончании действи  первого импульса в точке 17 по витс  уровень «1, при этом триггеры 7 и 8 останутс  в прежнем положении, так как сохран ютс  уровни «1 в точках 18 и 20. В точке 19 по витс  уровень «О, что вызовет по вление уровн  «1 на выходе инвертора 14, но при этом на выходе инвертора 15 будет уровень «О (триггер 7 опрокинут, в точке 9 уровень «1) и на клемме дискриминатора 12 устройства импульс не по витс . Но окончании действи  второго импульса выход схемы «И-НЕ 3 имеет уровень «1, уровень сигнала в точках 18 и 19 - также «1, а уровень сигнала в точке 20 станет «О, в результате чего триггеры 7 и 8 опрокинутс  и схема возвратитс  в исходное состо ние.

Аналогично, в соответствующем пор дке, устройство будет работать при подаче первого импульса на клемму 2. Таким образом, на обоих выходах дискриминаторов 11 и 12 в конкретных ситуаци х выдел етс  импульс, длительность которого определ етс  временным положением передних фронтов входных импульсов.

Нри подаче обоих импульсов одновременно на обе входные клеммы 1 и 2, выход схемы «Н-НЕ 3 изменитс  на «О, а в точках 18 и 19 сохран тс  прежние уровни «1. В точке

20 по витс  уровень «1, и триггеры 7 и 8 опрокинутс . Инверторы 13, 14, 15, 16 на выходах имеют низкие уровни, а на выходных клеммах дискриминаторов 11 « 12 импульсы не по в тс . Нри поступлепии на входные клеммы 1 и 2 различных по длительности и.мпульсов благодар  то.му, что триггеры 7 и 8 опрокинуты уровн ми «1 в точках 17 и 20, и сохранен уровень «1 в точке 20 по окончаНИИ действи  более коротко го импульса, на выходных клеммах дискриминаторов И и 12 устройства также не по в тс  импульсы, так как они зашунтированы открытыми инверторами 15 и 16.

Дискриминатор работает с перекрывающимис  по длительности импульсами, что характерно дл  систем взаимной стабилизации временного положени  двух импульсов при воздействии различных дестабилизирующих факторов (температура, давление и т. д.).

Так как при передаче сигнала со входа устройства на его выход участвуют только три схемы «И-НЕ, то он имеет достаточное быстродействие. Мала ощибка импульсновременного дискриминатора и при пропуске импульса по одному из его входов. На выходе в таком случае выделитс  только длительность поступившего импульса.

Нредмет изобретени 

Нмпульсно-временной дискриминатор, содержащий два триггера, на входах и выходах которых включены схемы «И-НЕ и инверторы , отличающийс  тем, что, с целью упрощени  и повыщени  точности работы устройства, в пего введена трехвходова  схема «Н-НЕ, один вход которой соединен с выходом первой схемы «И-НЕ и с входом

инвертора, выход которого через второй инвертор соединен с низкопотенциальным входом первого триггера, второй вход - с выходом другой схемы «И-НЕ и с входом третьего инвертора, выход которого через четвертый инвертор соединен с низкопотенциальным выходом второго триггера, вход которого соединен с входом первого триггера и выходом трехвходовой схемы «Н-НЕ, а ее третий вход подключен к входам первой и

второй схем «И-НЕ и к выходу третьей схемы «Н-НЕ, выходы которой подключены к другим входам первой и второй схем «И- НЕ.