SU464006A1 - Синусно-косинусный кодовый преобразователь - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в цифровых вычислител х, осуществл ющих разложение кода на взаимно ортогональные составл ющие.

Известны синусно-косинусные кодовые преобразователи , содержащие коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым и вторым разр дами регистра, а другие входы соединены с выходами интерпол тора, один вход которого соединен с младщими разр дами регистра , и сумматоры.

Недостатком известных устройств  вл етс  сложность синусно-косинусного шифратора и интерпол тора при повыщении точности преобразовани .

Цель изобретени  - повышение точности работы преобразовател .

Предлагаемое устройство отличаетс  тем, что интерпол тор выполнен в виде последовательно соединенных коммутатора кода и блока умножени , подключенного через коммутатор с одним входом сумматоров, другие входы которых соединены со входами коммутатора кода и с синусным и косинусным вхо,дами интерпол тора. Пр мые и инверсные выходы старших разр дов регистра, начина  с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разр дом регистра, к синусным и косинусным входам интерпол тора.

Блок-схема преобразовател  изображена на чертеже.

Преобразователь содержит п-разр дный .регистр 1 аргумента, выходы двух старших разр дов которого управл ют квадрантным переключателем 2. Выход триггера третьего разр да регистра 1 управл ет коммутаторами

3-:5. На входы коммутатора 3 поступают пр мой и инверсный выходы разр дов регистра 1, начина  с четвертого но й-й. Выходы коммутатора 3 соединены со входами синусного и косинусного шифраторов 6 и 7. Выходы

шифраторов через попарно соединенные коммутаторы 4 и 5 ноступают на входы сумматоров 8 и 9. Эти сумматоры вход т в состав интерпол тора 10. В состав интерпол тора входит также коммутатор И, управл емый генератором 12 меандра (входы этого коммутатора соединены с выходами коммутаторов 4 и 5). Выход коммутатора 11 через умножитель

13 на - , множительное устройство 14, управл емое младшими разр дами регистра 1, и переключатель 15 соединен с сумматорами 8 и 9. Переключателем 15 управл ет генератор 12. Выходы сумматоров 8 и 9 соединены с квадрантным переключателем 2, выход которого  вл етс  выходом преобразовател .

Преобразователь -работает следующим образом .

Аргумент, записанный в регистре 1, масштабирован таким образом, что значение 2  соответствует 2 единиц дискретности S. Тогда вес единицы старшего разр да равен  ,

второго разр да --, третьего ---. Значение

«О и «1 .кода третьего разр да регистра 1 определ ют первый и второй октанты внутри квадранта аргумента, заданного значением первого и второго разр дов регистра I. В первом октанте подключаетс  пр мой код аргумента X, наход щегос  внутри интервала от

О до - , через коммутатор 3 к входам шифра4

торов 6 и 7, вычисл ющих соответствующие значени  синуса и косинуса, которые через коммутаторы 4 и 5 поступают на синусные и косинусные входы интерпол тора 10. Во втором октанте «а входы шифраторов б и 7 через коммутатор 3 поступает обратный код разр дов аргумента внутри интервала от О до - ,

соответствующий значению - -к - б. Выхо4

ды ЩИфраторов б и 7 через коммутаторы 4 и 5 поступают на косинусные и синусные входы интерпол тора 10. Таким образом, на входы интерпол тора поступают значени  синуса и

косинуса в интервале от до - , так как и при нахождении аргумента во втором октанте

(диапазон от - до -) шифраторами б и 7

производитс  вычисление значений sin (-1-л:|

U У 40

и cos(--j-;c), равных соответственно величи 4 /

/тс . / л

нам cosл; и sin - -JC , аргументы кото 4 / 4 /

рых лежат в интервале (О - - }.

Разложение в р д Тейлора относительно точки аргумента, заданной старшими разр дами k при использовании двух членов разложени  имеет вид:

l(x) f(x,(x,(,

Дл  приведени  в соответствие масштабов цифровых значении cos л;, sinx и х в призеденном выражении значение аргумента должно быть умножено на - (так как макси4

мальное значение х внутри квадранта соответствует в радианах - ):

sinX-SinXa+ cos Ха (х - Х) - SinЛГо + AI

COS X - COSX, sin Ха (х -

СОЗЛ-о - Да)

Значение (х - XQ) задаетс  младшими (п- -k) разр дами репистра 1. Значени  sinxo и cosxo снимаютс  с выходов коммутаторов 4

и 5. Умножение на - производитс  умножителем 13. Значени  поправок AI и AZ, выработанные комбинационным множительным устройством 14, суммируютс  со значени ми sinxota соёХо на сумматорах 8 и 9. Один и

тот же умножитель на - и множительное

устройство 14 используютс  дл  вычислени  обеих поправок AI и Аа путем поочередного подключени  входа умножител  13 к выходам коммутаторов 4 и 5 через коммутатор 11 и одновременного поочередного подключени  выходов множительного устройства 14 с помощью переключател  15 пр мого выхода к сумматору 9, обратного « сумматору 8. При подключении пр мого кода производитс  суммирование sin.ro и АЬ при подключении обратного кода - вычитание cos;co и AZ. Управление коммутатором 11 и переключателем 15 производитс  генератором 12 меандра.

Предмет изобретени 

Синусно-косинусный кодовый преобразователь , содержащий коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым и вторым разр дами регистра, а другие входы соединены с выходами интерпол тора, один вход которого соединен с младшими разр дами регистра, и сумматоры, отличающийс  тем, что, с целью повышени  точности работы преобразовател , в нем интерпол тор выполнен в виде последовательно соединенных коммутатора кода и блока умножени , подключенного через коммутатор к одним входам сумматоров , другие входы которых соединены со входами коммутатора кода и с синусным и косинусным входами интерпол тора, причем пр мые и инверсные выходы старших разр дов регистра, начина  с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разр дом регистра, к синусным и косинусным входам интерпол тора.