SU459777A1 - Устройство дл воспроизведени фун-кций - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть применено в аналого-цифровых вычислительных машинах, в устройствах автоматики, измерительной техники и в р де других устройств при воспроизведении широкого класса функциональных зависимостей.

Известно устройство дл  воспроизведени  функций, содержашее усилитель, преобразователи цифра-аналог, счетчик адреса и заноминаюший блок.

Недостатками такого устройства  вл етс  то, что оно воспроизводит узкий класс функций непрерывных и гладких, к которым применим интерпол ционный полином Лагранжа, а также недостаточна  точность устройства.

Целью изобретени   вл етс  расширение области применени  и повышение точности работы устройства.

Эта цель достигаетс  за счет того, что в устройство введены логические схемы, компараторы , блок определени  знака производной , буферный регистр, выходы которого соединены со входами соответствуюших преобразователей цифра-аналог. Выходы одной группы преобразователей цифра - аналог соединены со входами первой и второй логических схем, выходы другой группы - с одними из входов компараторов, другие входы которых соединены с соответствуюшнми входами преобразователей цифра-аналог и входом блока определени  знака производной. Выход носледнего соединен с одним входом счетчика адреса, другой вход которого соедииен с выходом третьей логической схемы, входы которой соединены с первыми выходами компараторов. Вторые входы компараторов соединены со входами первой и второй логических схем, выходы которых соединены со входами усилител . Выход счетчика адреса соединен со входом запоминаюшего блока, выход которого соединен с одним входом четвертой логической схемы, другие входы которой соединены с третьими выходами компараторов , а выход - со входом буферного регистра .

Блок-схема устройства представлена на чертеже.

Устройство содержит запоминающий блок 1, счетчик адреса 2, буферный регистр 3, компараторы 4, 5, логические схемы 6-9, преобразователи цифра-аналог 10-15, блок определени  знака производной 16, выходной суммируюш;ий усилитель 17, вход независимой переменной 18, выход устройства 19. Устройство работает следующим образом. Воспроизводимую функцию аппроксимируют сплайном первой степени, так что

/ (х) ai + biX,

30 где I - номер интервала интерпол ции; ai,bi - полиномиальные коэффициенты, которые известны дл  всех участков интерпол ции и хран тс  в запоминающем блоке 1. В буферный регистр занесены начальные значени  точек квантовани  аргумента полиномиальных коэффициентов на двух соседних (обычно в начале области изменени  аргумента ) участках интерпол ции, что достигнуто установкой счетчика адреса в определенное состо ние. :Ьначение аргумента в точках квантовани  Xk и Xk+i с буферного регистра 3 через преобразователи цифра-аналог 10, 11 поданы на входы компараторов 4, 5 соответственно , а значени  коэффициентов а, uk+i и bk, bk+i с соответствующих разр дов регистра 3 через преобразователи цифра-аналог 12, 13 подаютс  на вход логической схемы 6 и через преобразователи цифра-аналог 14, 15 на вход логической схемы У. Дл  управлени  работой логических схем б, / к ним подключены пр мые и инвертированные выходы компараторов 4, 5, которые подсоединены также к управл ющим цеп м логической схемы 8, через которую осуществл етс  подключение  чейки запоминающего блока 1 к определенным разр дам буферного регистра 3. Входы компараторов 4, 5 подсоединены и к входу 18 независимой переменной, который подключен также к преобразовател м цифра-аналог 12, 13, так что на выходе этих преобразователей имеем сигналы, пропорциональные произведени м bhX и bh+iX, соответственно. Вход счетчика адреса 2 через третью логическую схему подключен к выходам компараторов 4, 5 так, что по вление очередного импульса св зано лишь с переключением компараторов 4, 5 из состо ни  О в состо ние 1. Режимом работы счетчика адреса 2 управл ет блок определени  знака производной 16. Воспроизводимую функцию получаем на выходе усилител  17, входы которого подключены к выходам логических схем 6, 7. Пусть значение переменной X таково, что компаратор 4 переключилс  в состо ние 1 из состо ни  О, компаратор 5 находитс  в состо нии О и производилс  независимой переменной больще 0. В этом случае на выходе логических схем 6, 7 по вл ютс  сигналы, пропорциональные bkX и а соответственно, суммирование которых на усилителе 17 приводит к по влению на выходе этого усилител  сигнала L ak + bkX, которым на /С-м интервале аппроксимации и определ етс  воспроизводима  функци . При этом число, хранимое в счетчике адреса 2, увеличиваетс  на 1, и из запоминающего блока 1 ко входам логической схемы 8 подключены  чейки, содержащие значени  Xk+z, flft+2. tfe+2. При достижении переменной К значени  Ай+1 компаратор 5 переходит из состо ни  О в состо ние 1 и приводит к по влению на выходах логических схем 5, 7 соответственно сигналов и Одновременно в разр ды регистра 3, в которых хранилась информаци  о характеристиках Л-го участка аппроксимации , через открывщиес  элементы логической схемы 8 записываютс  из  чейки запоминающего блока 1 характеристики /С+2-го участка аппроксимации, т. е. значени  Хй+2, ЬА+З, afe+2, а содержимое счетчика адреса 2 увеличиваетс  на 1 и теперь ко входу логической схемы 8 подключены  чейки запоминающего блока 1, содержащие значени  Xk+г, bfe+3, ufe+s- В случае изменени  знака производной независимого переменного счетчик адреса 2 переводитс  в режим вычитани  блоком определени  знака производной и теперь в освободившиес  разр ды буферного регистра 3 записываетс  информаци  о характеристиках не последующего, а предыдущего интервала аппроксимации. Предмет изобретени  Устройство дл  воспроизведени  функций, содержащее усилитель, преобразователи цифра-аналог , счетчик адреса, запоминающий блок, отличающеес  тем, что, с целью расширени  области применени  и повышени  точности работы устройства, в него введены логические схемы, компараторы, блок определени  знака производной, буферный регистр , выходы которого соединены со входами соответствующих преобразователей цифра-аналог; выходы одной группы преобразователей цифра-аналог соединены со входами первой и второй логических схем, выходы другой группы - с одними из входов компараторов, другие входы которых соединены с соответствующими входами преобразователей цифра-аналог и входом блока определени  знака производной, выход которого соединен с одним входом счетчика адреса, другой вход которого соединен с выходом третьей логической схемы, входы которой соединены с первыми выходами компараторов, вторые выходы которых соединены со входами первой и второй логических схем, выходы которых соединепы со входами усилител ; причем выход счетчика адреса соединен со входом запоминающего блока, выход которого соединен с одним входом четвертой логической схемы, другие входы которой соедине ны с третьими выходами компараторов, а выход - со входом буферного регистра.

о 19