SU447712A1 - Homogeneous structure element - Google Patents

Homogeneous structure element

Info

Publication number
SU447712A1
SU447712A1 SU1907835A SU1907835A SU447712A1 SU 447712 A1 SU447712 A1 SU 447712A1 SU 1907835 A SU1907835 A SU 1907835A SU 1907835 A SU1907835 A SU 1907835A SU 447712 A1 SU447712 A1 SU 447712A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
inputs
circuits
input
outputs
Prior art date
Application number
SU1907835A
Other languages
Russian (ru)
Inventor
Николай Никитич Немшилов
Евгений Иванович Петров
Original Assignee
Военная Ордена Ленина Краснознаменная Академия Связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Ордена Ленина Краснознаменная Академия Связи filed Critical Военная Ордена Ленина Краснознаменная Академия Связи
Priority to SU1907835A priority Critical patent/SU447712A1/en
Application granted granted Critical
Publication of SU447712A1 publication Critical patent/SU447712A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Description

1one

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  реализации произвольных логических функций и некоторых устройств цифровой техники в однородных структурах.The invention relates to automation and computing, and is intended to implement arbitrary logic functions and some devices of digital technology in homogeneous structures.

Известен элемент однородной структуры, содержащий первую схему «И-НЕ, входы которой соединены с первым и вторым информационными входами элемента, вторую и третью схемы «И-НЕ, первые входы которых соединены соответственно с первым и вторым информационными входами, а вторые входы объединены и соединены с выходом первой схемы «И-НЕ, четвертую схему «И-НЕ, входы которой соединены с выходами второй и третьей схем «И-НЕ, первую схему «ИЛИ, входы которой соединены с выходами первой и второй схем «И, вход первой схемы «И соединен с первым настроечным входом элемента, вход второй схемы «И соединен с вторым информационным входом, вторую схему «ИЛИ, входы которой соединены с выходами третьей и четвертой схем «И, вход третьей схемы «И соединен с вторым настроечным входом, схемы кИ, «ИЛИ.A known element of a homogeneous structure containing the first circuit "AND-NOT, the inputs of which are connected to the first and second information inputs of the element, the second and third schemes" AND-NOT, the first inputs of which are connected respectively to the first and second information inputs, and the second inputs are combined and connected to the output of the first circuit "AND-NOT, the fourth circuit" AND-NOT, the inputs of which are connected to the outputs of the second and third circuits "AND-NOT, the first circuit" OR, the inputs of which are connected to the outputs of the first and second circuits "AND, input first schemes "And connected with the first setting the input of the element, the input of the second circuit “AND” is connected to the second information input, the second circuit “OR, whose inputs are connected to the outputs of the third and fourth circuits“ AND, the input of the third circuit “AND is connected to the second tuning input, circuit KI,“ OR.

В однородной структуре из таких элементов могут быть реализованы произвольные комбинационные устройства. Однако в элементе имеютс  физические пересечени  нроводников , что снижает технологичность его изготовлени  методами микроэлектроники.In a homogeneous structure of such elements arbitrary combinational devices can be implemented. However, in the element there are physical intersections of the conductors, which reduces the manufacturability of its manufacture by microelectronic methods.

Цель изобретеии  - повышение технологичности изготовлени  элемента при микроэлектронной реализации.The purpose of the invention is to improve the manufacturability of the element in the microelectronic implementation.

Предложенный элемент отличаетс  от известных тем, что выход второй схемы «И - ПЕ соединен с входами п той и шестой схем «И, выход третьей схемы «И-НЕThe proposed element differs from the known ones in that the output of the second AND-PE circuit is connected to the inputs of the fifth and sixth And circuit, the output of the third AND-NO circuit.

соединен с входами седьмой и восьмой схем «И, входы п той и седьмой схем «И соединены соответственно с первым и вторым информационными входами, входы шестой и восьмой схем «И соединены с выходом четвертой схемы «И - НЕ выходы п той и шестой схем «И соединены через третью схему «ИЛИ с входами четвертой схемы «И, выходы седьмой и восьмой схем «И соединены через четвертую схему «ИЛИ с выходамиconnected to the inputs of the seventh and eighth circuits “And, the inputs of the fifth and seventh circuits“ And connected respectively to the first and second information inputs And connected through the third circuit "OR to the inputs of the fourth circuit" AND, the outputs of the seventh and eighth circuits "AND connected through the fourth circuit" OR to the outputs

первой и второй схем «И, выход четвертой схемы «И - НЕ соединен через п тую схему «ИЛИ с входами третьей и четвертой схем «И, второй вход п той схемы «ИЛИ соединен с третьим настроечным входом,  вл юш ,имс  ииверсным но отношению ко второму настроечному входу элемента.the first and second circuits “AND, the output of the fourth circuit“ AND - NOT connected through the fifth circuit “OR to the inputs of the third and fourth circuits“ AND, the second input of the fifth circuit “OR connected to the third tuning input, which is unique, but to the second setup input of the element.

На чертеже представлена схема элемента.The drawing shows the circuit element.

Элемент содержит информационные входыElement contains informational inputs.

I и 2, информационные выходы 3 и 4, настроечные входы 5 и 6, причем входы 5  вл ютс  инверсными по отношению друг к другу , схемы «И-НЕ 7-10, схемы 11-18, схемы «ИЛИ 19-23.I and 2, information outputs 3 and 4, configuration inputs 5 and 6, and inputs 5 are inverse with respect to each other, the "AND-NE 7-10, scheme 11-18," OR 19-23 circuits.

Элемент работает следующим образом. На информационный вход 1 подана переменна  V, а на информационный вход 2 - переменна  Y. На выходе схемы «ИЛИ 21 повтор етс  функци  Y, а на выходе схемы «ИЛИ 22 - функци  V. При этом в зависимости от состо ний настроечных входов 5 и б на информационных выходах 3 и 4 реализуютс  следующие функции:The element works as follows. Information input 1 is supplied with variable V, and information input 2 is variable Y. At the output of the OR 21 circuit, function Y is repeated, and at the output of the OR 22 circuit, function V. At the same time, depending on the states of the configuration inputs 5 and b the information functions 3 and 4 implement the following functions:

при ; при ; пси Б 0 ; при .at; at; psi B 0; at.

Это позвол ет реализовать произвольные комбинационные схемы в однородной структуре , образованной повторением предложенного элемента.This makes it possible to implement arbitrary combinational circuits in a uniform structure formed by repeating the proposed element.

Предмет изобретени Subject invention

Элемент однородной структуры, содержащий первую схему «И-НЕ, входы которой соединены с первым и вторым информационными входами элемента, вторую и третью схемы «И-НЕ, первые входы которых соединены соответственно с первым и вторым информационными входами, а вторые входы объединены и соединены с выходом первой схемы «И-НЕ, четвертую схему «И-НЕ, входы которой соединены с выходами второйA homogeneous structure element containing the first NAND circuit, whose inputs are connected to the first and second information inputs of the element, the second and third I-NOT circuits, the first inputs of which are connected respectively to the first and second information inputs, and the second inputs are combined and connected with the release of the first circuit "AND-NOT, the fourth circuit" AND-NOT, the inputs of which are connected to the outputs of the second

и третьей схем «И-НЕ, первую схему «ИЛИ, входы которой соединенБ с выходами первой и второй схем «И, вход первой схемы «И соединен с первым настроечным входом элемента, а вход второй схемы «И соединен со вторым информационным входом, вторую схему «ИЛИ, входы которой соединены с выходами третьей и четвертой схем «И, вход третьей схемы «И соединен соand the third circuit "AND-NOT, the first circuit" OR, whose inputs are connected to the outputs of the first and second circuits "AND, the input of the first circuit" AND is connected to the first tuning input of the element, and the input of the second circuit "AND is connected to the second information input, the second the circuit “OR, the inputs of which are connected to the outputs of the third and fourth circuits“ AND, the input of the third circuit “AND is connected to

вторым настроечным входом, схемы «И, «ИЛИ, отличающийс  тем, что, с целью повышени  технологичности его изготовлени  при микроэлектронной реализации, выход второй схемы «И-НЕ соединен с входамиthe second configuration input, the AND, OR circuit, characterized in that, in order to improve its manufacturability in the microelectronic implementation, the output of the second AND circuit is connected to the inputs

п той и шестой схем «И, выход третьей схемы «И-НЕ соединен с входами седьмой и восьмой схем «И, входы п той и седьмой схем «И соединены соответственно с первым и вторым информационными входами, входыThe fifth and sixth circuits “AND, the output of the third circuit“ AND IS NOT connected to the inputs of the seventh and eighth circuits “AND, the inputs of the fifth and seventh circuits“ And are connected respectively to the first and second information inputs, the inputs

шестой и восьмой схем «И соединены с выходом четвертой схемы «И-НЕ, выходы п той и шестой схем «И соединены через третью схему «ИЛИ со входом четвертой схемы «И, выходы седьмой и восьмой схем «Иthe sixth and eighth circuits "And connected to the output of the fourth circuit" AND-NOT, the outputs of the fifth and sixth circuits "And connected through the third circuit" OR to the input of the fourth circuit "And, the outputs of the seventh and eighth circuits" And

соединены через четвертую схему «ИЛИ со входами первой и второй схем «И, выход четвертой схемы «И-НЕ соединен через п тую схему «ИЛИ со входами третьей и четвертой схем «И, второй вход п той схемы «ИЛИ соединен с третьим настроечным входом,  вл ющимс  инверсным по отношению ко второму настроечному входу элемента.connected via the fourth circuit “OR to the inputs of the first and second circuits” AND, the output of the fourth circuit “AND IS NOT connected through the fifth circuit“ OR to the inputs of the third and fourth circuits ”AND, the second input of the fifth circuit“ OR connected to the third tuning input Which is inverse with respect to the second tuning input of the element.

SU1907835A 1973-04-16 1973-04-16 Homogeneous structure element SU447712A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1907835A SU447712A1 (en) 1973-04-16 1973-04-16 Homogeneous structure element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1907835A SU447712A1 (en) 1973-04-16 1973-04-16 Homogeneous structure element

Publications (1)

Publication Number Publication Date
SU447712A1 true SU447712A1 (en) 1974-10-25

Family

ID=20549568

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1907835A SU447712A1 (en) 1973-04-16 1973-04-16 Homogeneous structure element

Country Status (1)

Country Link
SU (1) SU447712A1 (en)

Similar Documents

Publication Publication Date Title
GB1106181A (en) Logic circuits
CH613084B (en) DIVIDER CIRCUIT FOR MEASURING TIME.
ES379971A1 (en) Device for producing direct voltage proportional to speed
JPH04213913A (en) Double multiplier of clock frequency
SU447712A1 (en) Homogeneous structure element
GB1009681A (en) Multistable circuits
US3575608A (en) Circuit for detecting a change in voltage level in either sense
KR890001104A (en) Semiconductor integrated circuit
US3484625A (en) Signal responsive device
US3207920A (en) Tunnel diode logic circuit
SU451077A1 (en) Homogeneous structure element
US3681616A (en) Logic circuits
SU453689A1 (en) ELEMENT OF HOMOGENEOUS STRUCTURE
SU372703A1 (en)
SU705437A1 (en) Multistable multifunction element
SU394922A1 (en) N-STABLE ASYNCHRONOUS TRIGGER
KR840000940A (en) Digital transition register
JPS62264724A (en) Unit binary counter, synchronous binary counter and frequency divider to which the unit binary counter is applied
SU560325A1 (en) Pulse generator
SU405165A1 (en) MULTICHANNEL RELAXATION GENERATOR
SU396827A1 (en) TO AUTHOR'S CERTIFICATE. Cl. H 03k 17 / 02UDK 681.142.67 (088.8)
US3527959A (en) Transistor nor gate
SU415807A1 (en) MULTIFUNCTIONAL LOGICAL MODULE
SU392507A1 (en) ^ Mp ::, ^ GON14EOKAY - •: 'i.' / IHOTEKA
SU394782A1 (en) . ^ UNION