SU451077A1 - Homogeneous structure element - Google Patents
Homogeneous structure elementInfo
- Publication number
- SU451077A1 SU451077A1 SU1907834A SU1907834A SU451077A1 SU 451077 A1 SU451077 A1 SU 451077A1 SU 1907834 A SU1907834 A SU 1907834A SU 1907834 A SU1907834 A SU 1907834A SU 451077 A1 SU451077 A1 SU 451077A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- circuit
- inputs
- information
- homogeneous structure
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1one
Изобре-гение относитс к автоматике и вычислительной технике и предназначено дл реализации произвольных логических функций и некоторых устройств вычислительной техники в однородных структурах. The invention relates to automation and computing and is intended to implement arbitrary logic functions and some computing devices in homogeneous structures.
Известны элементы однородной структуры , содержащие схему исключающее ИЛИ первый и Второй информационные входы, настроечные входы, первую и вторую схемы И, инвертор и схему ИЛИ.The elements of a homogeneous structure are known, which contain the exclusive OR circuit of the first and second information inputs, the configuration inputs, the first and second AND circuits, the inverter, and the OR circuit.
Дл реализации произвольных логически функций, а также устройств цифровой техники в однородной структуре известные элементы должны иметь не менее трех состо ний настройки, что требует не менее двух независимых настроечных входов.To implement arbitrary logical functions, as well as digital devices in a homogeneous structure, the known elements must have at least three states of tuning, which requires at least two independent tuning inputs.
Цель изобретени - упростить элемент и сократить количество настроечных входов .The purpose of the invention is to simplify the element and reduce the number of configuration inputs.
Предлагаемый элемент отличаетс от известного тем, что вход схемы fиcключакзщее ИЛИ соединен с выходом второй схемы И, входы которой соединены с nepi- вым настроечным и вторым информационным входами элемента, первый информационный вход соединен через инвертор со входом схемы ИЛИ, выход которой соединен со входом первой схемы И, второй вход схемы ИЛИ соединен .со вторым настроечным входом, 5тл ющимс инверсным по отношению к первому настроечному входу элемента.The proposed element differs from the known one in that the input circuit of the switch OR is connected to the output of the second circuit AND, the inputs of which are connected to the nepi tuning and second information inputs of the element, the first information input is connected via an inverter to the input of the circuit OR, the output of which is connected to the input of the first AND circuit, the second input of the OR circuit is connected with the second configuration input, which is inverse with respect to the first configuration input of the element.
На чертеже представлена схема предлагаемого элемента.The drawing shows the scheme of the proposed element.
Элемент содержит информационные входы 1, 2, информационные выходы 3, 4, настроечные входы 5, вл ющиес инверсными по отнощению друг к другу, схему исключающее ИЛИ 6, охемы И 7 и 8, инвертор 9, схему ИЛИЮ.The element contains information inputs 1, 2, information outputs 3, 4, configuration inputs 5, which are inverse with respect to each other, an exclusive OR circuit 6, A and 7 and 8 circuits, an inverter 9, an ORI circuit.
Элемент работает следующим образом.The element works as follows.
Пусть на информационный вход 1 подан переменна V , а на информационный вход 2 - перюменна у . Обозначим состо ни настроечных входов 5 черюз Q и О. . На информационном выходе 3 реализуетс функци .V ,на информационном выходе 4 ().Suppose that informational 1 is supplied with variable V, and informational input 2 is permeable. We denote the states of the tuning inputs 5 blue Q and O. The information output 3 implements the function .V, the information output 4 ().
При а О на информационных выходахWhen a o on the information outlets
3 и 4 реализуютс функции ) 7.У , при а 1 - функции W Y®V,. 3 and 4, the functions are implemented) 7.U, with and 1, the functions W Y®V ,.
Функциональные возможности предложенного элемента таковы, что в однород1ной структуре, состо щей из таких элемен тон, могут быть реализованы произвольные логические функции. Это обеспечивает воз можность построени любой комбинационной схемы в однородной структуре.The functionality of the proposed element is such that arbitrary logical functions can be implemented in a homogeneous structure consisting of such elements. This makes it possible to build any combinational circuit in a homogeneous structure.
Предмет изобр ет е н и The subject is invented
Элемент однородной структуры, содержащий схему исключающее ИЛИ , вход которой соединен с первым информационным входом элемента, первую схему И, входAn element of a homogeneous structure containing an exclusive OR circuit whose input is connected to the first information input of the element, the first AND schema, and the input
которой соединен со вторым информационным входом элемента, вторую схему И, инвертор и схему ИЛИ, о т л и ч а юш и и с тем, что, с целью упрсхаенв which is connected to the second information input of the element, the second AND circuit, the inverter and the OR circuit, which is used so that, with the aim of
5 и уменьшени числа наружных выводе, вход схемы исключающее ИЛИ соединен с выходом второй схемы И, входы которой соединены с первым настроечным и .вторым информационным входами алемен10 та, первый информационный вход соединен через инвертор со входом схемы ИЛИ, выход которой соединен со входом цервой схемы И, второй вход схемы ИЛИ соединен со вторым настроечным входом,. вjjj льющимс инверсным по отношению к пёр:вому настроечному входу элемента. 5 and reducing the number of external outputs, the input of the exclusive OR circuit is connected to the output of the second AND circuit, the inputs of which are connected to the first tuning and second information inputs of an alement, the first information input is connected via an inverter to the input of the OR circuit, the output of which is connected to the input of the circuit And, the second input of the circuit OR is connected to the second configuration input ,. jjj are inverse with respect to the feather: the tuning input of the element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1907834A SU451077A1 (en) | 1973-04-16 | 1973-04-16 | Homogeneous structure element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1907834A SU451077A1 (en) | 1973-04-16 | 1973-04-16 | Homogeneous structure element |
Publications (1)
Publication Number | Publication Date |
---|---|
SU451077A1 true SU451077A1 (en) | 1974-11-25 |
Family
ID=20549567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1907834A SU451077A1 (en) | 1973-04-16 | 1973-04-16 | Homogeneous structure element |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU451077A1 (en) |
-
1973
- 1973-04-16 SU SU1907834A patent/SU451077A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE84165T1 (en) | LOGICAL CIRCUIT WITH LINKED MULTIPORT FLIP FLOPS. | |
SU451077A1 (en) | Homogeneous structure element | |
ES389031A1 (en) | Input and output circuitry | |
SU962917A1 (en) | Universal logic module | |
SU415807A1 (en) | MULTIFUNCTIONAL LOGICAL MODULE | |
SU447712A1 (en) | Homogeneous structure element | |
GB1454190A (en) | Logical arrays | |
US3681616A (en) | Logic circuits | |
SU851397A1 (en) | Multi-functional logic module | |
SU453689A1 (en) | ELEMENT OF HOMOGENEOUS STRUCTURE | |
GB965138A (en) | Digital data comparator utilizing majority-decision logic circuits | |
SU1472896A1 (en) | Multifunctional logic module | |
SU734681A1 (en) | One-digit adder | |
JPH0326929B2 (en) | ||
SU705437A1 (en) | Multistable multifunction element | |
SU372703A1 (en) | ||
SU1417012A1 (en) | Four-input single-digit adder | |
SU798806A1 (en) | Logic module | |
SU915073A1 (en) | Multifunctional logic module | |
SU1432503A2 (en) | Modulo three adder | |
KR940001487Y1 (en) | Noise eliminating circuit of clock signal | |
SU394922A1 (en) | N-STABLE ASYNCHRONOUS TRIGGER | |
SU945861A1 (en) | Multifunctional logic module | |
SU468233A1 (en) | Interface device | |
RU2020555C1 (en) | Multifunctional logic module |