SU439804A1

SU439804A1 - Apparatus for separating a first pulse and subtracting a first pulse from a sequence of pulses

Info

Publication number: SU439804A1
Application number: SU1829099A
Authority: SU
Inventors: Юрий Германович Шершуков; Валентин Яковлевич Смирнов
Original assignee: Предприятие П/Я Г-4421
Priority date: 1972-09-12
Filing date: 1972-09-12
Publication date: 1974-08-15

Description

1one

Изобретение относитс к области вычислительной техники и может быть использовано, в частности, при создании пересчетных устройств .The invention relates to the field of computer technology and can be used, in particular, when creating scaling devices.

Известна схема дл выделени первого импульса , содержаща два триггера с раздельными входами, выполненные на элементах «И-НЕ, и логическую схему «И-НЕ, имеет следующие недостатки: неоднозначна начальна установка устройства импульсами сброса, возможность выделени импульса последовательности в момент действи импульса сброса, отсутствие возможности вычитани 1-го импульса из последовательности импульсов .A known scheme for isolating the first pulse, containing two flip-flops with separate inputs, performed on the elements "AND-NOT, and the logic scheme" AND-NOT, has the following disadvantages: ambiguous initial installation of the device by reset pulses , the inability to subtract the 1st pulse from the sequence of pulses.

Целью предлагаемого изобретени вл етс устранение указанных недостатков.The aim of the invention is to eliminate these drawbacks.

Поставленна цель достигаетс тем, что шина входных импульсов соединена с единичным входом первого триггера и с первым входом первой схемы «И-НЕ, второй вход которой через схему «НЕ соединен с нулевым выходом первого триггера, шина импульсов сброса соединена с нулевым входом второго триггера и с одним входом второй схемы «И-НЕ, второй вход которой соединен с нулевым выходом второго триггера, а выход второй схемы «И-НЕ соединен с нулевым входом первого триггера.The goal is achieved by connecting the input pulse bus to the single input of the first trigger and to the first input of the first AND-NOT circuit, the second input of which is NOT connected to the zero output of the first trigger via the circuit, the reset pulse bus is connected to the zero input of the second trigger and with one input of the second circuit “NAND, the second input of which is connected to the zero output of the second trigger, and the output of the second circuit“ NES is connected to the zero input of the first trigger.

На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 - диаграмма его работы .FIG. 1 shows a diagram of the proposed device; in fig. 2 is a diagram of his work.

Триггер 1 собран на логических элементах «И-НЕ 2, 3, триггер 4 - на элементах 5, 6. Схема 7 выполн ет роль инвертора; 8 - схема 9 - выходна схема.Trigger 1 is assembled on AND-NOT 2, 3 logic elements, trigger 4 is on elements 5, 6. Scheme 7 performs the role of an inverter; 8 - diagram 9 - output diagram.

Первый импульс последовательности устанавливает первый триггер в нулевое состо ние и выдел етс схемой 2, второй триггер устанавливаетс в единичное состо ние. Единичный потенциал с выхода схемы 3, инвертиру сь инвертором 7, запрещает прохождение первого импульса на выход схемы 9. После окончани действи первого импульса первый триггер устанавливаетс в единичное состо ние (на входе схемы 5 две единицы). Нулевой потенциал с выхода схемы 3, инвертиру сь схемой 7, разрешает прохождение импульсов последовательности, начина со второго. Импульс сброса устанавливает триггер 4 в нулевое состо ние, а после окончани его нулевым потенциалом с выхода схемы 8 (на ее входе две единицы) устанавливает на выходе схемы 3 единичный потенциал, запреш,а прохождение первого импульса последовательности .The first pulse of the sequence sets the first trigger to the zero state and is allocated by circuit 2, the second trigger is set to one state. A single potential from the output of circuit 3, inverted by inverter 7, prohibits the passage of the first pulse to the output of circuit 9. After the first pulse expires, the first trigger is set to one (there are two units at the input of circuit 5). The zero potential from the output of circuit 3, inverted by circuit 7, permits the passage of pulses of a sequence, starting from the second. The reset pulse sets the trigger 4 to the zero state, and after it ends with the zero potential from the output of circuit 8 (two units at its input) sets at the output of circuit 3 a unit potential, inhibiting and passing the first pulse of the sequence.

Предмет изобретени Subject invention

Устройство дл выделени первого импульса и вычитани первого импульса из последовательности импульсов, содержащее два триггера с раздельными входами, выполненные на двух элементах «И-НЕ, единичный выход одного из которых соединен с единичным входом второго, логическую схему «НЕ, две логические схемы «И-НЕ, отличающеес тем, что, с целью повыщени надежности, щина входных импульсов соединена с единичным входом первого триггера и с первым входом первой схемы «И-НЕ, второй вход которой через схему «НЕ соединен с нулевым выходом первого триггера, щина импульсов сброса соединена с нулевым входом второго триггера и с одним входом второй схемы «И-НЕ, второй вход которой соединен с пулевым выходом второго триггера, а выход второй схемы «Н-НЕ соединен с нулевым входом первого триггера.A device for separating the first pulse and subtracting the first pulse from a sequence of pulses, containing two flip-flops with separate inputs, performed on two elements "AND-NOT, the unit output of one of which is connected to the single input of the second, logic" NOT, two logical circuits "AND -NOT, characterized in that, in order to increase reliability, the thickness of the input pulses is connected to the single input of the first trigger and to the first input of the first "AND-NOT, the second input of which through the scheme" is NOT connected to the zero output of the first the trigger, the reset pulses are connected to the zero input of the second trigger and one input to the second IS circuit, the second input of which is connected to the bullet output of the second trigger, and the output of the second circuit H – NOT connected to the zero input of the first trigger.