SU434413A1

SU434413A1 - DEVICE FOR DIVIDING NUMBERS

Info

Publication number: SU434413A1
Application number: SU1780075A
Authority: SU
Original assignee: В. А. Иванов
Priority date: 1972-05-03
Filing date: 1972-05-03
Publication date: 1974-06-30

Description

1one

Изобретение относитс к электронной цифровой вычислительной технике и может быть использовано в измерительных приборах дискретного типа, в регламентной аппаратуре дискретных систем различного назначени , в системах телекодовой св зи и в других случа х дл делени чисел с представлением результата в двоичном коде. В частности, оно может быть использовано во всех случа х, когда требуетс преобразовать простую дробь в двоичный код.The invention relates to electronic digital computing and can be used in discrete-type measuring instruments, in the routine equipment of discrete systems for various purposes, in telecode communication systems and in other cases for dividing numbers with the result presented in binary code. In particular, it can be used in all cases when it is necessary to convert a simple fraction into a binary code.

Известно устройство дл делени чисел, содержащее счетчики числител , знаменател и результата, схемы ввода числител и знаменател , схему выделени нул , входы которой подключены к выходам всех разр дов счетчика числител , а выход соединен с нулевым входом управл ющего триггера, единичный выход которого подключен к первому входу схемы совпадени , ко второму входу которой подключен выход генератора, а выход соединен со входом счетчика знаменател .A device for dividing numbers contains counters of numerator, denominator and result, input circuits for numerator and denominator, a zero allocation circuit, the inputs of which are connected to the outputs of all digits of the numerator counter, and the output connected to the zero input of a control trigger, a single output of which is connected to the first input of the coincidence circuit, to the second input of which the output of the generator is connected, and the output is connected to the input of the counter of the denominator.

Известное устройство дает результат с округлением до единицы, т. е. не позвол ет получить в результате дробную часть. Кроме того , результат делени в известном устройстве не повтор етс при повторных вычислени х из-за ошибки дискретности.The known device gives a result rounded to one, i.e. it does not allow to obtain a fractional part as a result. In addition, the result of the division in a known device is not repeated during repeated calculations due to a discrete error.

Цель изобретени - повыщение точности работы устройства.The purpose of the invention is to increase the accuracy of the device.

Это достигаетс тем, что устройство содержит дополнительный счетчик, вход которого соединен с выходом схемы совпадени , а выход - со входом счетчика числител .This is achieved in that the device contains an additional counter, the input of which is connected to the output of the coincidence circuit, and the output to the input of the counter of the numerator.

На чертеже изображена блок-схема устройства .The drawing shows a block diagram of the device.

Оно содержи схему 1 ввода числител , счетчик 2 числител , схему 3 выделени нул , триггер 4, вход 5 запуска устройства, схему 6It contains the numerator input circuit 1, the numerator counter 2, the allocation circuit 3, zero, trigger 4, device start input 5, circuit 6

ввода знаменател , схему 7 сравнени , счетчик 8 знаменател , счетчик 9 результата, генератор 10 тактовых импульсов, схему 11 совпадени и счетчик 12. Схема 1 ввода числител соединена со входами разр дов двоично-дес тичного счетчика 2 числител , работающего на вычитание. Выходы всех разр дов этого счетчика подключены к схеме 3 выделени нул , соединенной с единичным входом триггера 4. Нулевой входinput denominator, comparison circuit 7, denominator counter 8, result counter 9, clock generator 10, coincidence circuit 11, and counter 12. The numerator entry circuit 1 is connected to the bits of the binary decimal counter 2 digits working for subtraction. The outputs of all bits of this counter are connected to the allocation circuit 3, connected to the single input of trigger 4. Zero input

этого триггера соединен со входом 5 запуска устройства.This trigger is connected to input 5 of the device startup.

Охема 6 ввода знаменател подключена ко входам схемы 7 сравнени , вторыми входами соединенной с выходами всех разр дов двоично-дес тичного счетчика 8 знаменател , а выходом - со входом установки нул этого же счетчика и счетным входом счетчика 9 результата . Единичный выход триггера 4 и выход генератора 10 подключены соответственно к первому и второму входам схемы11 совпадени , выход которой соединен со входом счетчика 8. Кроме того, выход схемы 11 совпадени соединен со входом счетчика 12, выход которого подключен ко входу счетчика 2. Счетчики 9 и 12 - двоичные.Input 6 denominator is connected to the inputs of comparison circuit 7, the second inputs are connected to the outputs of all bits of the binary-decimal counter 8 denominators, and the output is connected to the zero input of the same counter and the counter input of the result 9. A single trigger output 4 and an output of the generator 10 are connected respectively to the first and second inputs of the matching circuit 11, the output of which is connected to the input of the counter 8. In addition, the output of the matching circuit 11 is connected to the input of the counter 12, the output of which is connected to the input of the counter 2. Counters 9 and 12 is binary.

Счетчик 12 имеет количество разр дов М, равное требуемой разр дности дробной части двоичного кода результата. Результат считываетс в счетчике 9 с зап той, фиксированной перед его Л1-ым (начина с младшего) разр дом.Counter 12 has a number of bits M equal to the desired fraction of the fractional part of the binary result code. The result is read in the counter 9 with a comma fixed before its L1st (starting from the youngest) discharge.

Работает схема следуюгцим образом.The scheme works in the following way.

После установки всех счетчиков и триггераAfter installing all the counters and trigger

4в нулевое состо ние ввод т числитель и знаменатель (т. е. делитель и делимое) соответственно в схемы ввода 1 и 6, где они преобразуютс в двоично-дес тичный код. После окончани процесса преобразовани на вход4, the numerator and denominator (i.e., the divisor and the dividend), respectively, are entered into the input schemes 1 and 6, where they are converted into a binary-decimal code. After completion of the conversion process to the input

5запуска подаетс импульс, который устанавливает триггер 4 в единичное состо ние. При этом через схему 11 совпадени на счетные входы счетчиков 8 и 12 начинают поступать тактовые импульсы от генератора 10. Схема 7 сравнени сравнивает текущее показание счетчика 8 с кодом знаменател , подаваемым со схемы 6. При каждом совпадении этих чисел схема сравнени выдает импульс, который сбрасывает счетчик 8 в нулевое положение . Поэтому счетчик 8 совместно со схемой сравнени 7 вл етс нересчетной схемой5, a pulse is applied that sets trigger 4 to one state. At the same time, through the coincidence circuit 11, the clock inputs from the generator 10 begin to flow to the counting inputs of the counters 8 and 12. The comparison circuit 7 compares the current reading of the counter 8 with the denominator code supplied from the circuit 6. With each coincidence of these numbers, the comparison circuit generates a pulse, which resets counter 8 to zero position. Therefore, the counter 8 in conjunction with the comparison circuit 7 is a non-creeping circuit

с коэффициентом В, равным знаменателю дроби. Импульсы с выхода схемы сравнени поступают на счетный вход счетчика 9.with a coefficient equal to the denominator of the fraction. The pulses from the output of the comparison circuit arrive at the counting input of the counter 9.

Так как счетчик 12 вл етс двоичным М-разр дным, то он пересчитывает тактовые импульсы с коэффициентом 2. Импульсы частоты /такт./2 поступают в счетчик 2, работающий на вычитание. Момент обнулени счетчика 2 фиксируетс схемой 3 выделени нул , импульс с которой возвращает триггер 4 в единичное состо ние, после чего поступление тактовых импульсов через схему 11 совпадени прекращаетс . Этим закончен цикл преобразовани .Since the counter 12 is binary M-bit, it recalculates the clock pulses with a factor of 2. The frequency pulses / t / 2 enter the counter 2, working on the subtraction. The moment of zeroing of the counter 2 is detected by the allocation circuit 3, the pulse from which returns the trigger 4 to the one state, after which the flow of clock pulses through the circuit 11 coincides. This completes the conversion cycle.

Общее количество тактовых импульсов, прощеди1их через схему совпадени 11 за цикл преобразовани , равно Л-2, где Л-числитель исходной дроби. Так как счетчик 8 совместно со схемой сравнени 7 пересчитывает тактовые импульсы с коэффициентом В, то показание счетчика 9 в конце цикла преобраА-2 The total number of clock pulses passed through a coincidence circuit of 11 per conversion cycle is L-2, where L is the numerator of the original fraction. Since the counter 8 together with the comparison circuit 7 recalculates the clock pulses with the coefficient B, the counter 9 reading at the end of the conversion cycle A-2

зовапи будет равно. Отсюда следует,Zovapi will be equal. This implies,

ВAT

что дл получени истинного значени результата , показание счетчика 9 необходимо уменьшить в 2 раз. Это достигнуто фиксированием зап той в считываемом результате перед М-ой чейкой (начина с младшего разр да) счетчика 9. Точность преобразовани , обеспечиваема устройством, не хуже 2, где М - количество разр дов счетчика 12 (равное количеству младщих разр дов, отдел емых зап той в результате).that in order to obtain the true value of the result, counter 9 must be reduced by a factor of 2. This is achieved by fixing a comma in the readable result before the M-th cell (starting with the low-order bit) of the counter 9. The conversion accuracy provided by the device is not worse than 2, where M is the number of digits of the counter 12 (equal to the number of the lower-order bits separated by as a result).

Устройство пригодно дл делени двух чисел при любом их соотношении ( и ), т. е. позвол ет преобразовывать в двоичный код любые дроби (например, 3/7; 25/8; 0,13 13/100 и т. п.).The device is suitable for dividing two numbers at any ratio (s), i.e., it allows you to convert any fraction into a binary code (for example, 3/7; 25/8; 0.13 13/100, etc.).

Предмет изобретени Subject invention

Устройство дл делени чисел, содержащее счетчики числител , знаменател и результата , схемы ввода числител и знаменател , схему выделени нул , входы которой подключены к выходам всех разр дов счетчика числител , а выход соединен с нулевым входом управл ющего триггера, единичный выход которого подключен к первому входу схемы совпадени , ко второму входу которой подключен выход генератора, а выход соединен со входом счетчика знаменател , отличающеес тем, что, с целью повышени точности, оно содержит дополнительный счетчик , вход которого соединен с выходом схемы совпадени , а выход - со входом счетчика числител .A device for dividing numbers, containing counters of the numerator, denominator and result, input schemes for the numerator and denominator, a zero allocation circuit, whose inputs are connected to the outputs of all digits of the numerator counter, and the output connected to the zero input of the control trigger, the unit output of which is connected to the first the input of the coincidence circuit, to the second input of which the output of the generator is connected, and the output is connected to the input of the counter of the denominator, characterized in that, in order to increase the accuracy, it contains an additional counter, the input orogo connected to the output of matching circuit, and an output - to the input of the numerator counter.

ГТТGTT

u 11u 11

11 V11 V