SU372700A1

SU372700A1 - ALL-UNION

Info

Publication number: SU372700A1
Application number: SU1420434A
Authority: SU
Inventors: П. Касич Б.
Original assignee: шапи тшнчЕс
Priority date: 1970-03-30
Filing date: 1970-03-30
Publication date: 1973-03-01

Description

1one

Устройство относитс к области кодировани и преобразовани информации.The device relates to the field of coding and transformation of information.

Известно устройство дл делени частоты повторени импульсов на коэффициенты делени , представленные неправильной двоичной дробью с точностью до заданного двончного знака после зап той.A device is known for dividing the pulse repetition rate by the division factors, represented by an incorrect binary fraction with an accuracy of a given double-digit mark after a decimal point.

Известное устройство содержит цифровой интегратор, вход независимой переменной которого соединен с источником делимой частоты . Масштабный множитель интегратора равен обратной величине заданного коэффициента делени и предварительно вычисл етс , например , вычислительным устройством.The known device contains a digital integrator, the input of an independent variable of which is connected to the source of the dividend frequency. The scale factor of the integrator is equal to the reciprocal of the specified division factor and is pre-computed, for example, by a computing device.

Однако в таком устройстве предварительное вычисление масштабного множител цифрового интегратора усложн ет процесс делени частоты на коэффициенты делени , представленные двоичной дробью.However, in such a device, pre-calculating the scale factor of the digital integrator complicates the process of dividing the frequency into division factors represented by a binary fraction.

Цель изобретени - упростить процесс делени частоты на коэффициенты делени , представленные . неправильной двоичной дробью с точностью до заданного двоичного знака после зап той.The purpose of the invention is to simplify the process of dividing the frequency by the division factors presented. irregular binary fraction to within the specified binary decimal place.

Эта цель достигаетс тем, что устройство содержит делитель частоты, схему запрета и цифровой интегратор, состо щий из регистра подынтегральной функции и сумматора, параллельные входы ввода кода которого соединены с параллельными выходами выдачи кода This goal is achieved by the fact that the device contains a frequency divider, a inhibitor circuit and a digital integrator consisting of an integrand function register and an adder, the parallel inputs of which code is connected to the parallel outputs of the output code

регистра подынтегральной функции. Управл емый вход схемы запрета соединен со входом устройства, а выход - со входом делител частоты. Выход делител частоты соединен со входом приращ.ени независимой переменной цифрового интегратора, выход цифрового интегратора - со входом запрещени схемы запрета.register integrand function. The controlled input of the inhibit circuit is connected to the input of the device, and the output is connected to the input of the frequency divider. The output of the frequency divider is connected to the input increment of the independent variable of the digital integrator, the output of the digital integrator is connected to the prohibition input of the inhibitor circuit.

Схема запрета состоит, например, из триггера с разделительными входами управлени , линии задержки и потенциально импульсного вентил , импульсный вход которого соединен со входом устройства, а выход - со входом делител частоты. Потенциальный вход вентил соединен с выходом триггера, один из входов которого через линию задержки подключен ко входу устройства, а второй вход соединен с выходом цифрового интегратора.The inhibit circuit, for example, consists of a trigger with control split inputs, a delay line and a potential pulse valve, the pulse input of which is connected to the input of the device, and the output - to the input of a frequency divider. The potential input of the valve is connected to the output of the trigger, one of the inputs of which is connected via a delay line to the input of the device, and the second input is connected to the output of the digital integrator.

На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.

Устройство содержит схему запрета /, состо щую из потенциально импульсного вентил 2, линии задержки 3 и триггера 4, делитель частоты 5, цифровой интегратор 6, состо щий из сумматора 7 и регистра 8 подынтегральной функции.The device contains a prohibition circuit / consisting of a potentially pulse valve 2, a delay line 3 and a trigger 4, a frequency divider 5, a digital integrator 6 consisting of an adder 7 and a register 8 of the integrand function.

Коэффициент делени делител частоты 5 устанавливаетс равным целой части заданного дробного коэффициента. В регистр 8 запиThe division factor of frequency divider 5 is set to the integer part of the specified fractional factor. In the register 8 records