SU512580A1 - Pulse counter - Google Patents

Pulse counter

Info

Publication number
SU512580A1
SU512580A1 SU2022957A SU2022957A SU512580A1 SU 512580 A1 SU512580 A1 SU 512580A1 SU 2022957 A SU2022957 A SU 2022957A SU 2022957 A SU2022957 A SU 2022957A SU 512580 A1 SU512580 A1 SU 512580A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
integer
counter
frequency divider
Prior art date
Application number
SU2022957A
Other languages
Russian (ru)
Inventor
Вячеслав Сергеевич Павлов
Original Assignee
Ленинградский Институт Авиационного Приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Институт Авиационного Приборостроения filed Critical Ленинградский Институт Авиационного Приборостроения
Priority to SU2022957A priority Critical patent/SU512580A1/en
Application granted granted Critical
Publication of SU512580A1 publication Critical patent/SU512580A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

иый сигнал с триггера 5 поступает иа вход блока сложени  кодов 6 и суммируетс  с кодированной величиной целой части коэффициента пересчета. Деление на величину полученной суммы с помощью делител  на целое число продолжаетс  до тех пор, пока величина числа выходных импульсов делител  2, подсчитываемых счетчиком 3, не станет равной величине дробной части коэффициента пересчета. В этот момент срабатывает схема сравнени  4 и сбрасывает триггер 5 в состо ние «О, благодар  чему коэффициент делени  делител  2 устанавливаетс  равным величине целой части коэффициента пересчета и сохран етс  до момента очередного переполнени  и обнулени  счетчика 3, после чего весь цикл делени  повтор етс . Если коэффициент пресчета величина цела , то сигнал «Перенос последнего разр да счетчика 3 по вл етс  одновременно с сигналом со схемы сравнени  4, правильна  работа триггера 5 в этом случае обеспечиваетс  тем, что импульс переноса имеет значительно меньшую длительность и заканчиваетс  раньше, чем сигнал схемы сравнени  4.The second signal from flip-flop 5 enters the addendum block 6, and is summed with the coded value of the integer part of the conversion factor. The division by the amount of the sum obtained with the help of the divider by the integer continues until the value of the number of output pulses of the divider 2, counted by the counter 3, becomes equal to the fractional part of the conversion factor. At this moment, the comparison circuit 4 is activated and resets the trigger 5 to the state "O", whereby the division factor of divider 2 is set to the integer part of the conversion factor and remains until the next overflow and zeroing of counter 3, after which the whole division cycle is repeated. If the preset factor is a value, the signal "Transfer of the last bit of counter 3 appears simultaneously with the signal from comparison circuit 4, the correct operation of trigger 5 in this case is ensured by the fact that the transfer pulse has a much shorter duration and ends earlier than the circuit signal compare 4.

Величина коэффициента пересчета устройства , определ ема  отношением числа выходных импульсов к числу входных за один циклThe value of the conversion factor of the device, determined by the ratio of the number of output pulses to the number of input pulses per cycle

делени , оказываетс  в точности равной заданной величине коэффициента пересчета, подаваемой на устройство в кодированном виде.the division is exactly equal to the specified value of the conversion factor applied to the device in coded form.

Claims (1)

Формула изобретени Invention Formula Счетчик импульсов, содержащий источник входных импульсов, делитель частоты на целое число и двоичный счетчик, вход которого соединен с выходом делител  частоты на целое число, отличающийс  тем, что, с целью расширени  функциональных возможностей , в счетчик импульсов введены блок сложени  кодов, элемент сравнени  и статический триггер, причем выходы блока сложени  кодов соединены с управл ющими входами делител  частоты на целое число, входы элемента сравнени  подключены к выходам двоичного счетчика, а выход - к входу установки в «О статического триггера, вход установки в «1 которого соединен с выходом переноса последнего разр да двоичного счетчика , единичный выход триггера подключен к управл ющему входу блока сложени  кодов, а выход источника входных импульсов соединен с входом делител  частоты на целое число.A pulse counter containing an input pulse source, a frequency divider by an integer and a binary counter, the input of which is connected to the output of a frequency divider by an integer, characterized in that, in order to expand its functionality, an addendum block, a comparison element, are entered into the pulse counter a static trigger, the outputs of the code addition unit are connected to the control inputs of the frequency divider by an integer, the inputs of the reference element are connected to the outputs of the binary counter, and the output - to the installation input in A static trigger whose installation input in “1” is connected to the transfer output of the last bit of a binary counter, a single trigger output is connected to the control input of the code addition unit, and the output source of the input pulses is connected to an integer. 1 i 41 ii1 i 41 ii
SU2022957A 1974-05-05 1974-05-05 Pulse counter SU512580A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2022957A SU512580A1 (en) 1974-05-05 1974-05-05 Pulse counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2022957A SU512580A1 (en) 1974-05-05 1974-05-05 Pulse counter

Publications (1)

Publication Number Publication Date
SU512580A1 true SU512580A1 (en) 1976-04-30

Family

ID=20584156

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2022957A SU512580A1 (en) 1974-05-05 1974-05-05 Pulse counter

Country Status (1)

Country Link
SU (1) SU512580A1 (en)

Similar Documents

Publication Publication Date Title
SU512580A1 (en) Pulse counter
SU498735A2 (en) Logarithmic analog-to-digital converter
SU488357A1 (en) Pulse trainer
SU451106A1 (en) Device increment code approximation
SU437229A1 (en) Frequency divider
SU508773A1 (en) Electronic Counting Periodometer
SU372700A1 (en) ALL-UNION
SU525237A1 (en) Time relay
SU534033A1 (en) Pulse Frequency Converter to Code
SU515278A1 (en) Multichannel device to convert code to frequency
SU552670A1 (en) Device for forming measurement interval
SU363096A1 (en)
SU497734A2 (en) Pulse Frequency Divider
SU448578A1 (en) Pulse generator with a linearly varying frequency
SU373890A1 (en) ALL-UNION I
SU665276A1 (en) Digital meter of phase-manipulated oscillation period
SU464848A1 (en) Filling Frequency Meter
SU464974A1 (en) Frequency divider
SU450155A1 (en) Digital generator
SU465731A1 (en) Frequency Code Encoder
SU513507A1 (en) Frequency divider with any integer division factor
SU473984A1 (en) Digital infra-low frequency periodometer
SU466611A1 (en) Measuring interval shaping device for digital frequency meters
SU602953A1 (en) Time-probability converter
SU491967A1 (en) Device for displaying circles