SU434413A1 - Устройство для деления чисел - Google Patents
Устройство для деления чиселInfo
- Publication number
- SU434413A1 SU434413A1 SU1780075A SU1780075A SU434413A1 SU 434413 A1 SU434413 A1 SU 434413A1 SU 1780075 A SU1780075 A SU 1780075A SU 1780075 A SU1780075 A SU 1780075A SU 434413 A1 SU434413 A1 SU 434413A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- circuit
- output
- numerator
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к электронной цифровой вычислительной технике и может быть использовано в измерительных приборах дискретного типа, в регламентной аппаратуре дискретных систем различного назначени , в системах телекодовой св зи и в других случа х дл делени чисел с представлением результата в двоичном коде. В частности, оно может быть использовано во всех случа х, когда требуетс преобразовать простую дробь в двоичный код.
Известно устройство дл делени чисел, содержащее счетчики числител , знаменател и результата, схемы ввода числител и знаменател , схему выделени нул , входы которой подключены к выходам всех разр дов счетчика числител , а выход соединен с нулевым входом управл ющего триггера, единичный выход которого подключен к первому входу схемы совпадени , ко второму входу которой подключен выход генератора, а выход соединен со входом счетчика знаменател .
Известное устройство дает результат с округлением до единицы, т. е. не позвол ет получить в результате дробную часть. Кроме того , результат делени в известном устройстве не повтор етс при повторных вычислени х из-за ошибки дискретности.
Цель изобретени - повыщение точности работы устройства.
Это достигаетс тем, что устройство содержит дополнительный счетчик, вход которого соединен с выходом схемы совпадени , а выход - со входом счетчика числител .
На чертеже изображена блок-схема устройства .
Оно содержи схему 1 ввода числител , счетчик 2 числител , схему 3 выделени нул , триггер 4, вход 5 запуска устройства, схему 6
ввода знаменател , схему 7 сравнени , счетчик 8 знаменател , счетчик 9 результата, генератор 10 тактовых импульсов, схему 11 совпадени и счетчик 12. Схема 1 ввода числител соединена со входами разр дов двоично-дес тичного счетчика 2 числител , работающего на вычитание. Выходы всех разр дов этого счетчика подключены к схеме 3 выделени нул , соединенной с единичным входом триггера 4. Нулевой вход
этого триггера соединен со входом 5 запуска устройства.
Охема 6 ввода знаменател подключена ко входам схемы 7 сравнени , вторыми входами соединенной с выходами всех разр дов двоично-дес тичного счетчика 8 знаменател , а выходом - со входом установки нул этого же счетчика и счетным входом счетчика 9 результата . Единичный выход триггера 4 и выход генератора 10 подключены соответственно к первому и второму входам схемы11 совпадени , выход которой соединен со входом счетчика 8. Кроме того, выход схемы 11 совпадени соединен со входом счетчика 12, выход которого подключен ко входу счетчика 2. Счетчики 9 и 12 - двоичные.
Счетчик 12 имеет количество разр дов М, равное требуемой разр дности дробной части двоичного кода результата. Результат считываетс в счетчике 9 с зап той, фиксированной перед его Л1-ым (начина с младшего) разр дом.
Работает схема следуюгцим образом.
После установки всех счетчиков и триггера
4в нулевое состо ние ввод т числитель и знаменатель (т. е. делитель и делимое) соответственно в схемы ввода 1 и 6, где они преобразуютс в двоично-дес тичный код. После окончани процесса преобразовани на вход
5запуска подаетс импульс, который устанавливает триггер 4 в единичное состо ние. При этом через схему 11 совпадени на счетные входы счетчиков 8 и 12 начинают поступать тактовые импульсы от генератора 10. Схема 7 сравнени сравнивает текущее показание счетчика 8 с кодом знаменател , подаваемым со схемы 6. При каждом совпадении этих чисел схема сравнени выдает импульс, который сбрасывает счетчик 8 в нулевое положение . Поэтому счетчик 8 совместно со схемой сравнени 7 вл етс нересчетной схемой
с коэффициентом В, равным знаменателю дроби. Импульсы с выхода схемы сравнени поступают на счетный вход счетчика 9.
Так как счетчик 12 вл етс двоичным М-разр дным, то он пересчитывает тактовые импульсы с коэффициентом 2. Импульсы частоты /такт./2 поступают в счетчик 2, работающий на вычитание. Момент обнулени счетчика 2 фиксируетс схемой 3 выделени нул , импульс с которой возвращает триггер 4 в единичное состо ние, после чего поступление тактовых импульсов через схему 11 совпадени прекращаетс . Этим закончен цикл преобразовани .
Общее количество тактовых импульсов, прощеди1их через схему совпадени 11 за цикл преобразовани , равно Л-2, где Л-числитель исходной дроби. Так как счетчик 8 совместно со схемой сравнени 7 пересчитывает тактовые импульсы с коэффициентом В, то показание счетчика 9 в конце цикла преобраА-2
зовапи будет равно. Отсюда следует,
В
что дл получени истинного значени результата , показание счетчика 9 необходимо уменьшить в 2 раз. Это достигнуто фиксированием зап той в считываемом результате перед М-ой чейкой (начина с младшего разр да) счетчика 9. Точность преобразовани , обеспечиваема устройством, не хуже 2, где М - количество разр дов счетчика 12 (равное количеству младщих разр дов, отдел емых зап той в результате).
Устройство пригодно дл делени двух чисел при любом их соотношении ( и ), т. е. позвол ет преобразовывать в двоичный код любые дроби (например, 3/7; 25/8; 0,13 13/100 и т. п.).
Предмет изобретени
Устройство дл делени чисел, содержащее счетчики числител , знаменател и результата , схемы ввода числител и знаменател , схему выделени нул , входы которой подключены к выходам всех разр дов счетчика числител , а выход соединен с нулевым входом управл ющего триггера, единичный выход которого подключен к первому входу схемы совпадени , ко второму входу которой подключен выход генератора, а выход соединен со входом счетчика знаменател , отличающеес тем, что, с целью повышени точности, оно содержит дополнительный счетчик , вход которого соединен с выходом схемы совпадени , а выход - со входом счетчика числител .
ГТТ
u 11
11 V
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1780075A SU434413A1 (ru) | 1972-05-03 | 1972-05-03 | Устройство для деления чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1780075A SU434413A1 (ru) | 1972-05-03 | 1972-05-03 | Устройство для деления чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU434413A1 true SU434413A1 (ru) | 1974-06-30 |
Family
ID=20512839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1780075A SU434413A1 (ru) | 1972-05-03 | 1972-05-03 | Устройство для деления чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU434413A1 (ru) |
-
1972
- 1972-05-03 SU SU1780075A patent/SU434413A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4031476A (en) | Non-integer frequency divider having controllable error | |
US4115867A (en) | Special-purpose digital computer for computing statistical characteristics of random processes | |
SU434413A1 (ru) | Устройство для деления чисел | |
SU815726A1 (ru) | Цифровой интегратор | |
SU955053A1 (ru) | Устройство дл делени | |
SU372700A1 (ru) | Всесоюзная | |
SU1087981A1 (ru) | Преобразователь кода | |
SU456270A1 (ru) | Устройство дл делени | |
SU805303A1 (ru) | Цифровое устройство дл потенцировани | |
SU1089578A1 (ru) | Устройство дл извлечени квадратного корн | |
SU970354A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
SU1117621A1 (ru) | Генератор дискретных базисных функций | |
SU760084A1 (ru) | Преобразователь двоичного кода в двоично-десятичный код градусов, минут и секунд i | |
SU549808A1 (ru) | Устройство дл делени | |
SU665276A1 (ru) | Цифровой измеритель периода фазоманипулированного колебани | |
SU448461A1 (ru) | Устройство дл делени чисел | |
SU935969A1 (ru) | Цифровой полигональный аппроксиматор | |
SU1097999A1 (ru) | Устройство дл делени @ -разр дных чисел | |
SU744545A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код | |
SU1430954A1 (ru) | Множительно-делительное устройство | |
SU550590A1 (ru) | Устройство дл определени отношени двух частот следовани импульсов | |
SU390524A1 (ru) | Устройство для вычисления элементарных функций | |
SU1010729A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU493916A1 (ru) | Функциональный преобразователь частоты в код | |
SU1273922A1 (ru) | Устройство дл извлечени корн |