SU432518A1 - Устройство для автоматической проверки монтажа - Google Patents

Description

:1

Предлагаемое устройство относитс  к области цифровой вычислительной техники и может быть использовано в системах автоматизированного контрол  проводного монтажа радиотехнических объектов большого объема.

Известны устройства дл  проверки схем соединени , содержащие блок ввода программы проверки, соединенный со входом коммутатора и адресного регистра, пам ть - анализатор цепи, первый и второй входы которой соединены с первыми выходами коммутатора и адресного регистра. Первый вход блока вывода информации соединен со втоpbiiM выходом адресного регнстра. Блок анализа и управлени  св зан с блоком ввода программы проверки, коммутатором, адресным регистром и блоком вывода информации .

Недостатком известных устройств  вл ютс  относительно большие потери времени при анализе исправных цепей и недостаточно высокое быстродействие при анализе неисправных цепей.

Предлагаемое устройство отличаетс  тем, что оно содержит блок опроса ошибок, св занный с анализатором цепи и с блоком анализа и управлени , который соединен с анализатором цепи. Выход блока опроса ошибок соединен со вторым входом блока выхода

информации, третий вход которого соединен со вторым выходом коммутатора.

Другим отличием предлагаемого устройства  вл етс  то, что в нем анализатор цепи

состоит из двух схем «ИЛИ и запоминаюших элементов, содержащих схему совпадени  «недостающих цепей, схему совпадени  «лишних цепей и схему пам ти, выход которой соединен с первым входом схемы совпадени  «лишних цепей, второй вход которой соединен со входом схемы совпадени  «недостающих цепей. Выходы схем совпадени  «лишних цепей и схем совпадени  «недостающих цепей всех элементов пам ти анализатора цепи соединены со входами первой и второй схем «ИЛИ соответственно.

Предлагаемое устройство отличаетс  также тем, что в нем блок опроса ошибок содержит последовательно соединенные анализаторы ошибок от первой до п-ой ступени,   последовательно св занных друг с другом регистров-дешифраторов , соединенных с соответствующими анализаторами ошибок, и генератор тактовых импульсов, выход которого соединен со входами всех регистров-дешифраторов .

Еще одним отличием предлагаемого устройства  вл етс  то, что в нем блок анализа и управлени  содержит схему анализа исправных цепей, схему анализа цепей с «лишними соединени ми и схему разрешени  чтени , вход которой соединен с первым выходом схемы анализа цепей с «лишними соединени ми . Выходы схем анализа цепей с «лишними н с «недостаюаими соединени ми соединены с соответствующими входами схемы анализа исправных цепей, выход которой соединен с первыми входами схем анализа цепей с «лишними и «недостаюш,ими св з ми, а вторые входы всех схем анализа цепей соответственно объединены. Это позвол ет сократить врем  анализа за счет немедленного получени  сигнала «исправно по введении в устройство всех адресов точек исправной цепи. Увеличение быстродействи  получаетс  также за счет вывода (в ходе ввода программы) оторванных от провер емой цепи, т. е. за счет исключени  последовательного опроса при проверке цепей, имеюш,их только «недостаюш,ие св зи. Предлагаемое устройство позвол ет осуществл ть целенаправленный поиск адресов точек, имеющих «лишние соединени  с провер емой цепью, избежать последовательпый перебор и исключить повторные проверки как исправных цепей, так и цепей, имеюп;их только «лишние св зи. На фиг. 1 представлена блок-схема устройства дл  автоматической проверки монтажа; па фиг. 2 - блок-схема анализатора цепи; на фиг. 3 - блок опроса ошибок; на фиг. 4 - блок анализа и управлени . Устройство дл  автоматической проверки монтажа содержит объект проверки /, блок ввода программы 2 проверки, коммутатор 3, адреспый регистр 4, анализатор цепи 5, представл ющий собой оперативную пам ть, блок опроса ошибок 6, блок анализа и управлени  7 и блок вывода информации об ошибках 8. Объект проверки / соедин етс  своими входами со входами анализатора цепи 5 и выходами коммутатора 3. Выход блока ввода программы 2 проверки соединен со входами коммутатора 3 и адресного регистра 4, а вход блока ввода программы 2 соединен с выходом блока анализа и управлени  7. Выход коммутатора 3 соединен со входамп блока анализа и управлени  7 и блоком вывода информации об ошибках 8, а вход коммутатора 3 соединен с выходом блока анализа и управлени  7. Выходы адресного регистра 4 соединены со входами анализатора цепи 5, блоков анализа и управлени  7 и вывода информации об ошибках 8, вход адресного регистра 4 соедин етс  с выходом блока анализа и управленп . Выходы анализатора цепи 5 соединены со входами схемы оироса ошибок 6 и блока анализа и управлени  7, а вход - с выходом этого блока. Выходы схемы опроса ошибок 6 соединены со входами блоков анализа и управлени  7 и вывода информации об ошибках S, а вход этой схемы соединен с выходом блока анализа и управлени  7. Выход блока анализа п управлени  7 соедин етс  со входом блока вывода информации об ошибках 8, а вход блока соединен с выходом блока вывода информации об ошибках 8. Работа устройства дл  автоматической ироверки монтажа происходит в следующей последовательности. Из блока ввода программы 2 в коммутатор 3 заноситс  адрес первой точки провер емой цепи, и коммутатор на соответствующую точку объекта проверки / подает возбуждающий уровень, который по монтажным проводам провер емой цепи поступает и на соответствующие точки анализатора цепи. При дальнейшем вводе программы проверки последующие адреса точек провер емой цепи через адресный регистр 4 поступают на входы анализатора цепи 5, сопр женные с теми входами , на которые поступило возбуждающее напр жение от коммутатора 3 по монтажным проводам. Все адреса точек, вводимых в анализатор цепи 5 через адресный регистр 4, запоминаютс  там, и в блок анализа и управлени  7 в зависимости от состо ни  провер емой цепи могут быть выданы следующие сигналы: «цепь исправна, «цепь имеет «недостающую св зь (обрыв) и «цепь имеет «лищнюю св зь (соединение). По сигналу «цепь исправна блок анализа и управлени  7 приводит в исходное состо ние анализатор цепи, и в коммутатор 3 запишетс  адрес первой точки следующей цепи, процесс проверки которой пойдет в вышеописанной последовательности. Сигнал «цепь имеет «недостающую св зь ;(обры1в) поступает в блок анализа и управлени  7 из анализатора цепи 5 в момент ввода адреса оборванной точки. По этому сигналу блок анализа и управлени  дает команду на вывод из адресного регистра 4 информации об адресе обнаруженной недостающей св зи. По окончании вывода этой информации блок анализа и управлени  7 дает разрешение на продолжение проверки. По окончании ввода программы этой цепи блок анализа и управлени  7 разрешает ввод в коммутатор 3 и адресный регистр 4 гюдпрограммы ироверки цепи, по которой аналогично вы вл ютс  другие случаи об|)ыва провер е.мой цепи, если они в ней есть. В случае выдачи сигнала «цепь имеет «лишнюю св зь (соединение) по окончании ввода в анализатор цепи 5 всей программы проверки цеии блок анализа и управлени  7 выдает сигнал о прекращении ввода программы проверки и разрешает работу блока опроса ошибок 6, который, найд  адрес, останавливаетс  и через блок анализа и управлени  7 дает команду вывода адреса найденной «лишней точки дл  провер емой цепи. По окончании вывода информации блок опроса ошибок 6 продолжает опрос, а по окончапип опроса всех точек через блок аналпза и управлени  7 подает разрешение на дальпейшпй ввод программы без разрешенп  чтенп  подпрограммы проверки цепи.

Если во врем  реализации подпрограммы проверки цепи, имеющей обрывы, обиаружпваютс  оборванные участки с «лишними соединени ми , то они проход т проверку аналогично цепи с «лишними св з ми.

Анализатор цепи, построенный из однотипных элементов (число которых равно числу точек подключени  в объекте проверки), состо щпх из двух схем совпадени  и схемы пам ти , содержит схемы совиаденп  9 «недостающих св зей, схемы пам ти 10, схему совпадени  // «лишних св зей, .схему «ИЛИ 12 канала «недостающих св зей п схему «ИЛИ 13 канала «лишних св зей.

Соединение схем совпадени  и пам ти в элементе анализатора цепи оперативной пам ти осуществлено следуюшим образом.

Кажда  точка подключени  объекта проверки / соединена со входами схем совпадени  9 и 11, соответствующий выход адресного регистра 4 соединен со входом схемы совпадени  9 и входом схемы пам ти 10 па другой вход схемы пам ти подключен выход блока анализа и управлени  7. Выход схемы совпадени  9 соединен со входом схемы «ИЛИ 12, общей дл  всех других элементов анализатора цепи. Выход схемы пам ти 10 соединен со входом схемы совпадени  11, выход которой соединен с соответствующим входом схемы опроса ошибок 5 и со входом схемы «ИЛИ 13, общей дл  всех других элементов анализатора цепи. Выходы схем «ИЛИ 12 и 13 соединены со входами блока анализа и управлени  7.

Работа элемента анализатора цепи проходит следующим образом.

Если данна  точка входит в состав провер емой цепи, то на нее от коммутатора 3 по монтажным проводам задаетс  разрещающий (возбуждающий) уровень, который поступает на входы схем совпадени  9 и 11. Элемент пам ти со своего выхода в исходном состо нии дает на второй вход схемы совпадени  11 также разрещающий уровень, что обусловит на выходе этой схемы уровень совпадени , через который через схему «ИЛИ 13 поступает в схему анализа и управлени  как сигнал «лищн   св зь. Во врем  ввода программы проверки данной цепи из адресного регистра 4 выдаетс  сигнал заииси, который, поступив на вход схемы совпадени  9, вызовет на ее выходе сигнал отсутстви  обрыва, который поступит в блок анализа и управлени  7 через схему «ИЛИ 12, кроме того, сигнал заииси, попав на вход схемы пам ти W, вызовет ее переход из нулевого в единичное состо ние, в результате чего с выхода схемы пам ти 10 на вход схемы совпадени  11 поступит запрещающий уровень, который прекр:атит на выходе этой схемы выдачу уровн  совпадени .

что будет означать, что эта точка не  вл етс  «лишней дл  провер емой цепи.

Если данна  точка оторвана от провер емой цеии, то в этом случае на входы схем совпадени  9 11 от коммутатора 3 не поступает разрешающего уровн , поэтому сигнал записи не вызовет на выходе схемы совпадени  9 сигнала отсутстви  обрыва, а переход схемы пам ти 10 в единичное состо ние оста0 нетс  без последствпй.

Если даина  точка  вл етс  «лишней дл  провер емой цепи, то после окончани  ввода всей программы проверки данной цепи схема пам ти 10 останетс  в исходном состо нии, 5 так как адреса этой точки ист в программе, следовательно, по этому адресу ис выдаетс  и сигнала заппси, поэтому по окопчании ввода программы проверки данной цепи с выхода схемы совпадени  // продолжаетс  выдаватьс  уровень совпадени  - сигнал «лищней св зи.

Возврат анализатора цепи в исходном состо нии производитс  сигналом гашени , выдаваемым блоком анализа и управлени  7 ио окопчанпп проверки каждой цепи.

Как видно из изложенного, анализатор цеии, представл ющий сумму вышеописанных элементов по колпчеству точек объекта проверки , позвол ет проверить исправность цепи 0 и налнчпе в ней ощибок. Признаком исправной цепи  вл етс  выдача по каждой ее точке сигнала отсутстви  обрыва (сигнал безобрывности ) и прекращение выдачи сигнала «лишн   св зь иосле окончани  ввода в анализатор цепи адреса последней точки программы проверки данной цепи, следовательно, скорость ироверки исправной цепи определ етс  только скоростью ввода ирограммы проверки.

0 В тех случа х, когда цепь имеет «недо стающие св зи, то есть обрывы, то они обнаруживаютс  по отсутствию сигнала безобрывностп по адресу провер емой точки, следовательно , информаци  об обрыве монтажа 5 может легко выводитьс  одновременно с вводом ирограммы, дл  этого необходимо и достаточно , чтобы скорость работы вывода была бы по мепьшей мере равна скоростп ввода программы проверкп.

50 При наличии лишних св зей у провер емой цеии, о чем говорит сигнал «лишн   св зь, сохран ющийс  после окончани  ввода программы проверки данной цепи, потребуетс  остановка ввода программы проверки и включение схемы опроса ошпбок дл  вы ВоТени  конкретного адреса точки, в элемеите анализатора цеии которой есть сигнал «лишн   св зь.

Пуск дальнейшего ввода программы про60 веркп следующей цеии осуществл етс  по окончании опроса ощибок.

Блок опроса 6 запускаетс  в работу от блока анализа и управлени  7 ие при проверке всех без исключени  цепей, а толь65 ко дл  конкретизации адресов лишних св зей у неисправных цепей с признаком «лишн   св зь. Кроме того, блок опроса ошибок 6 дл  увеличени  скорости работы построен так, чтобы он опрашивал в нисход идей последовательностг только те массивы точек знализатора цеин 5, где есть признак «лишн   св зь. Блок оироса ошибок содержит анализатор ошибок 1-й (младшей) ступени М, регистрдешифратор 1-й (младшей) ступени 15, анализатор ошибок 2-й ступени 16, регистр-де ,шифратор 2-й ступени 17, анализатор ошибок n-fi (старшей) ступени 18, регистр-дешифратор n-fi (старшей) ступени 19, генератор тактов их импульсов 20. Выходы схем совпадени  // всех элементов анализатора цепи 5 соединены со входами анализатора ошибок младшей ступени 14, где они объедин ютс  в группы, выходы которых соединены со входами анализатора ошибок 2-й ступени /5, и та-к все укрушн ющ-имис  rpyin naми соединение происходит до п-й (старшей) Ступени 18, единст1зеиный выход .которой соединен с блоком анализа и управлени  7. Выходы регистров-дешифраторов каждой ступенп соединены со входами анализаторов этой же ступени, а разр дные выходы регистровдешифраторов соединены с блоком вывода информации об ошибках 8. Кроме того, выход регистра-дешифратора старшей ступени 19 соединен со входом регистра-дешифратора последуюи;ей младшей ступени 17, а выход регистра-дешифратора младшей ступени 15 соединен со входом блока анализа и зправлени  7. В свою очередь, выход блока анализа и управлени  соединен со входом регистрадешифратора младшей ступени 15, выход которой подан на вход регистра-дешифратора последующей старшей ступени 17 и так до самой старшей ступени регистра-дешифратора п-п ступени 19, выход которой соеди 1ен со входом блока анализа и управлени  7. Кроме того, еше один выход блока анализа и управлени  7 соединен со входом регистра-дешифратора старшей ступени 19. Выход генератора тактовых имиульсов 20 соединен со входами регистров-дешифраторов всех ступеней. Работа ступеичатого опроса ошибок идет в следующем иор дке: если из анализатора цепи хот  бы по одной точке поступпт сигнал «лишн   св зь, то он, проход  от младших ступеней анализаторов ошибок 1-й ступени 14, дойдет до старшей ступени анализатора оши бок л-й ступени 18 и с ее выхода придет в блок анализа и управлени  7, который выдаст сигнал на вход старшей ступени регистра-дешпфратора п-й ступени 19, по которому от генератора тактов по очереди провер ютс  входы старшей ступени опроса ошибок на наличие сигнала «лишн   св зь, при обнаружении первого входа с этим признаком, дальнейший опрос в старшей группе анализатора ошибок л-й ступени 18 прек/ращаетс  и передаетс  в последующую младшую группу и так до тех пор, пока в самой младшей ступени анализатора ошибок 1-й ступени 14 не обнаруживаетс  перва  точка с сигналом «лишн   св зь, а с регистра-дешифратора 1-й ступени 15 в схему анализа и управлени  выдаетс  сигнал: «лишн   точка найдена. По этому сигналу с разр дных выходов регистров-дешифраторов всех ступеней в устройство вывода поступит адрес точки,  вл ющейс  «лишней дл  провер емой цени. По окончании вывода адреса обнаруженной точки из блока анализа и управлени  7 на вход младшей ступени регистрадешифратора 1-й ступени 15 приходит сигнал, разрешающий «ступенчатое вы вление «лишних точек старших адресов, по окончании ступенчатого опроса ошибок с выхода старшей ступени регистра-дешифратора /.-й ступени 19 в блок аиализа и управлени  7 посылаетс  сигнал окончани  оироса ошибок, в результате чего блок анализа и управлени  снимает со входа регистра-дешифратора л-й ступени 19 разрешение работы схемы опроса ошибок. Использование стуиенчатого опроса ошибок по сравнению с последовательным опросом каждой точки в значительной степени позвол ет сократить врем  опроса (в 100-500 раз), что особенно про вл етс  при большом количестве опрашиваемых точек. Блок анализа и управлени  содержит схему анализа исправных цепей 21, схему анализа цепей с «лишними соединени ми 22, схему анализа цепей с «недостающими соединени ми 23, схему разрешени  чтени  подпрограммы проверки цепей с недостающими соединени ми 24. В блоке анализа и управлени  входы всех трех цепей анализа соединены с соответстеуюппмп выходами коммутатора 3, адресного регистра 4, анализатора цепи 5 п блока вывода информации об ошибках 8. Выход схемы анализа исправиых цепей 21 соединен со входами анализатора цепи 5, блока ввода программы проверки 2 и входами схем анализа цепей с «лишними соединени ми 22 и «недостающими соедппени ми 23. Один выход схемы анализа цепей с «лишними соединени .ми 22 соединен со входом блока вывода информации об ошибках 8, другой - со входом блока ввода программы 2 проверки цепи, третий - со входом схемы опроса ошибок 6 и четвертый - со входом схемы апализа исправных цепей 21. У схемы анализа цепей с «недостающими соединени ми 23 один выход соединен со входом блока ввода программы 2 проверки , другой - со входом блока вывода информации об ошибках 8, третий - со входом схемы разрешени  чтени  подпрограммы проверки цепей с недостающими соедипени ми 24 и четвертый - со входом схемы анализа исправных цепей 21. Работа блока анализа и управлени  характеризуетс  таблицей.

Сигнал

И а и Л е н о в а н и е Откуда 1

Таблица

П;5овер ема  цепь

Нспт-авна 

Лглин   св д| в начале цепи и обрыв

Продолжение таблицы

11

«Лкпш   св зь «Псдостаюиа  св зь Оплюка найдена Опрос опшбок окончен Вывод пифор.мацип

окончен Г а HI е н II е Запрет гапюннн по

«лишним СПЯЗЯД

Разрсиюние опроса ошибок

Вывод информации

Ввод программы

Разрешение чтени 

нодирограммы Занрет ган1ен11  по

«недостающим св з  Информаци  об оишбка

Условные обозначени  в таблице следующие: 1Т1, 1Т4, 1Т7, 1Т8, 1Т12 и 1ТГ5 - начальные точки ценей соответственно с адресами: «1, «4, «7, «9, «12 и 2Т2, 2Т5, 2Т10, 2Т13 - последующие точки цепей соответственно с адресами: «2, «5, «10 н КЦЗ, КЦ6, КЦ8, КЦП, КЩЗ, КЦ14 - конечные точки цепей соответственно с адресами: «3, «6, «8, «11, «13 н ПП5, ПП13, ПП16 -последующие точки в подпрограмме проверки соответственно с адресамп: «5, «13

12

Продолжение таблицы

и КПП6, КПП8, КПП14, КПП17 - конечные точки цепей в подпрограмме с адресами: «6, «8, «14 и Нснгпал есть,

- сигнала нет, р - разрещенне, з - запрет , ЛС- «лищн   св зь (адрес).

Вывод информации работает при одном разрешении (либо с 22, либо с 23). Ввод программы работает при двух разрешепи х (и с 22, и с 23).

Таблица составлена дл  проверки следующих конкретных цепей: ЛС-3i о.-- // недостающаз (о5.г)ы1 .    сд зь Из таблицы видно, что блок анализа и управлени  в соответствии с поступающими в него сигналами осуществл ет: восстановление исходного положени  анализатора цепи после полного окончани  проверки исправных и неисправных цепей; управление работой блока ввода программы проверки, вывода информации об ощибках н схемы опроса ошибок; разрешение чтени  подпрограммы проверки в цеп х с «недостающими св з ми; вывод необходимых и достаточных данных о конкретном электрическом состо нии ошибочных цепей при любом характере ошибок («лишн   св зь, обрыв с «лишней св зью в начале цепи, обрыв с «лишней св зью в конце цепи, несколько обрывов в одной цепи). Таким образом, сушественное повышение скорости проверки монтажа оправдывает и делает целесообразным примепение высокоскоростных устройств ввода программы проверки, так как до минимума сокращает «стоповое врем  работы вводного устройства. Если дл  определенности прин ть, что в объекте проверки в среднем псправные цепи составл ют 94%, цепи только с «недостающими соединени ми - 2%, цепи только с «лишними соединени ми - 2%, цени с комбинированными ошибками (и «лишние, и «недостающие св зи) - тоже 2%, то затрата времени при прочих равных услови х на исключение опроса точек исправных цепей и цепей с «не 23 раза достаю1Ц ми СВЯЗЯМИ Судет в меньше, чем при их опросе. Следовательно, з таком же соотношении уменьшитс  и «стоповое врем  вводного устройства , в результате чего дальнейшее быстродействие проверки 1Г)равильпости электрического монтажа можно вести не только за счет по1вышепи  тактовой частоты устройства, но п за счет пспользованп  высокоскоростных механизмов ввода программы проверки. Наличие ступенчатого опроса ошибок делает эконо.мию времени еще более значительной. Предмет изобретени  1.Устройство дл  автоматической проверки монтажа, содержащее блок ввода программы проверки, соединенный со входом коммутатора и адресного регистра, анализатор цепи, первый и второй входы которого соединены с первыми выходами коммутатора и адресного регистра, блок вывода информации, первый вход которого соединен со вторым выходом адресного регистра, и блок анализа и управлени , св занный с блоком ввода программы проверкп, коммутатором, адресным регистром и блоком вывода информации, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит блок опроса ошибок, св занный с анализатором цепи и с блоком аиализа и управлени , который соединен с анализатором цеии, выход блока опроса ошибок соединен со вторым входом блока вывода информации, третийвход которого соединен со вторым выходом коммутатора . 2.Устройство по п. 1, отличающеес  тем, что в нем анализатор цепи состоит из двух схем «ИЛ1-1 и запоминающих элементов, содержащих схему совпадени  «недостающих цепей, схему совпадени  «лишних цепей и схему пам ти, выход которой соединен с первым в.ходом схемы совпадени  «лишних цепей , второй вход которой соединен со входом схемы совпадени  «недостающих цепей, а выходы схем совпаденп  «лишних цепей и схем совпадени  «недостающих цепей всех элементов анализатора цепи соединены со входами первой и второй схем «ИЛИ соответственно . 3.Устройство по пп. 1 п 2, отличающеес , тем, что в нем блок опроса ошибок содержит последовательно соединенные апализаторы ощибок от первой до «-ой ступени, п последовательно св занных друг с друго л регистров-дешифраторов , соединенных с соотвстствуюш .ими анализаторами ошибок, и генератор тактовых пмпульсов, выхпд которого соединен со входамп всех регистров-дешифраторов. 4.Устройство по пп. , 2 п 3, от.-тичаю1цгес . тем, что в нем блок анализа и управлени  содержит схему анализа псправпых цепей, схему апалмза цепей с «лишними соединени ми, схему анализа цепей с «псдостаюгцпмп соедикени мп п схему )азрешепп  чтени , вход которой соединен с первым выходом схемы аиализа цепей с «лишн мп соединени ми, выходы схем анализа цепей с «лишними п «недостаюи1 ,ими соединени ми соедш ены с соответствующими входамп схемы аиализа исправных цепей, выход которой соединен с первыми входами схем анализа цепей с «лишними и «педостаюи1.имп св з ми, а вторые входы всех схем анализа цепей соответственно объединены.

Фиг/