SU432495A1 - TOTALIZER - Google Patents
TOTALIZERInfo
- Publication number
- SU432495A1 SU432495A1 SU1776210A SU1776210A SU432495A1 SU 432495 A1 SU432495 A1 SU 432495A1 SU 1776210 A SU1776210 A SU 1776210A SU 1776210 A SU1776210 A SU 1776210A SU 432495 A1 SU432495 A1 SU 432495A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- output
- matrix
- current
- transfer
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
1one
Изобретение относитс к области вычислительной техники и может быть использовано при проектировании операционных автоматов цифровых вычислительных устройств.The invention relates to the field of computing and can be used in the design of operating machines for digital computing devices.
Известные суммирующие устройства, содержащие в каждом разр де матрицу суммы и переноса из магнитных элементов с пр моугольной петлей гистерезиса, прощитых щинами записи по строкам, парами щин считывани по столбцам, шинами суммы-переноса «единицы и «нул , шиной опроса, схемы разделени тока, ключи, формирователи тока, усилители, логические схемы «И и схемы «ИЛИ, имеют выделенные по отношению к суммирующим схемы образовани переноса.The known summation devices, each containing a matrix of the sum and transfer of magnetic elements with a rectangular hysteresis loop, write write lines in rows, pairs of read lines in columns, sum-transfer buses, "one and" zero, polling bus, current separation circuits , keys, current drivers, amplifiers, AND logic and OR circuit, have dedicated to summing transfer formation circuits.
Дл уменьшени оборудовани и увеличени надежности в предложенном суммирующем устройстве выход первого формировател тока соединен с шиной записи первого, второго и п того магнитных элементов матрицы, а другим концом эта шина св зана с выходом первой схемы разделени тока, с первой шиной считывани первого, третьего и п того магнитных элементов матрицы, а другим концом эта шина св зана с выходом второй схемы разделени тока, со второй щиной считывани второго и четвертого магнитных элементов матрицы, а другим концом эта шина св зана с выходом третьей схемы разделени тока. Выход второго формировател тока соединен с шиной записи третьего, четвертого и шестого магнитных элементов матрицы, а другим концом эта шина св зана со вторым выходом первой схемы разделени To reduce equipment and increase reliability in the proposed summing device, the output of the first current driver is connected to the write bus of the first, second and fifth magnetic elements of the matrix, and the other end of this bus is connected to the output of the first current separation circuit, to the first read bus of the first, third and the fifth magnetic elements of the matrix, and the other end of this bus is connected with the output of the second current separation circuit, with the second reading of the second and fourth magnetic elements of the matrix, and the other end of this bus is connected and with the release of a third current separation circuit. The output of the second current driver is connected to the recording bus of the third, fourth, and sixth magnetic elements of the matrix, and the other end of this bus is connected to the second output of the first separation circuit.
тока, с первой шиной считывани второго и четвертого магнитных элементов матрицы , а другим концом эта шина св зана со вторым выходом второй схемы разделени тока , со второй шиной считывани первого,current, with the first readout bus of the second and fourth magnetic elements of the matrix, and the other end of this bus is connected to the second output of the second current separation circuit, to the second readout bus of the first,
третьего и шестого магнитных элементов матрицы , а другим концом эта шина св зана со вторым выходом третьей схемы разделени тока. Шина суммы-переноса «единицы, проход ща через первый, четвертый и шестойthe third and sixth magnetic elements of the matrix, and the other end of this bus is connected to the second output of the third current separation circuit. The transfer sum bus of a unit passing through the first, fourth and sixth
магнитные элементы матрицы, соединена со входом первого усилител , шина суммы-переноса «нул , проход ша через второй, третий и п тый магнитные элементы матрицы, соединена со входом второго усилител . Выход первого усилител , вл ющийс выходом устройства, соединен с первыми входами первой и второй схем «И, выход второго усилител , вл ющийс выходом устройства, соединен с первыми входами третьей и четвертойmagnetic elements of the matrix, connected to the input of the first amplifier, sum-transfer bus “zero, passage of the shaft through the second, third and fifth magnetic elements of the matrix, connected to the input of the second amplifier. The output of the first amplifier, which is the output of the device, is connected to the first inputs of the first and second I circuits, the output of the second amplifier, which is the output of the device, is connected to the first inputs of the third and fourth
схем «И. Выход первого ключа соединен со входом первой схемы разделени тока, выход второго ключа соединен со входом второй схемы разделени тока и со вторыми входами первой и третьей схем «И, выход третьегоschemes "I. The output of the first key is connected to the input of the first current separation circuit, the output of the second key is connected to the input of the second current separation circuit and to the second inputs of the first and third I circuits, the output of the third
ключа соединеп со входом третьей схемы разделени тока и со вторыми входами второй и четвертой схем «И. Вход первого формировател тока, вл ющийс входом устройства, соединен с третьим входом третьей схемы «И, вход второго формировател тока, вл ющийс входом устройства, соединен с третьим входом второй схемы «И. Выходы первой и второй схем «И соединены со входами первой схемы «ИЛИ, выходы третьей и четвертой схем «И соединены со входами второй схемы «ИЛИ. Это позвол ет совместить схемы образовани суммы и переноса.the key is connected to the input of the third current separation circuit and with the second inputs of the second and fourth I. The input of the first current driver, which is the input of the device, is connected to the third input of the third I circuit, and the input of the second current driver, which is the input of the device, is connected to the third input of the second I. The outputs of the first and second circuits "And connected to the inputs of the first circuit" OR, the outputs of the third and fourth circuits "And connected to the inputs of the second circuit" OR. This makes it possible to combine summation and transfer schemes.
Схема устройства изображена на чертеже.Diagram of the device shown in the drawing.
Устройство в каждом разр де содержит матрицу 1 суммы и переноса, включающую в себ магнитные элементы 2 с пр моугольной петлей гистерезиса, щины 3 записи, шины 4 считывани , щины 5 суммы-переноса, шину опроса 6, схемы разделени тока 7, ключ 8 записи, ключ 9 считывани позиции «единицы , ключ 10 считывани позиции «нул , формирователь тока 11 позиции «единицы, формирователь тока 12 позиции «нул , усилитель 13 позиции «единицы, усилитель 14 позиции «нул , логические схемы «И 15 и схемы «ИЛИ 16.The device in each bit contains a sum and transfer matrix 1, which includes magnetic elements 2 with a rectangular hysteresis loop, a recording length of 3, a read bus 4, a transfer amount of 5, a polling bus 6, a current separation circuit 7, a write key 8 , key 9 read position “unit, key 10 read position“ zero, current driver 11 position “unit, current driver 12 position“ zero, amplifier 13 position “unit, amplifier 14 position“ zero, logic circuit “15 and OR“ OR sixteen.
Работает суммирующее устройство следующим образом.Works summing device as follows.
В исходном состо нии все магнитные элементы 2 матриц 1 наход тс в состо нии «О.In the initial state, all the magnetic elements 2 of the matrices 1 are in the state "O."
Дл занесени в устройство параллельным кодом первого слагаемого одновременно с ноступлением позиционного сигнала цифры на вход одного из разр дных формирователей тока 12 открываетс ключ 8, и два магнитных элемента 2 строки суммы, соответствующей значению аргумента, под воздействием имцульса тока записи, иротекающего по выбранной щине 3, переключаютс в состо ние «1.To enter into the device the parallel code of the first addend simultaneously with the arrival of the positional digit signal at the input of one of the bit current drivers 12, a key 8 is opened, and two magnetic elements 2 strings of the sum corresponding to the value of the argument, under the influence of a recording current pulse, flowing through the selected slot 3 are switched to the state "1.
Цифра второго слагаемого, осуществл ющего последовательное считывание на выходы устройства результирующих сигналов переноса , поступает на вход тех же формирователей тока 11 или 12. На входе одного из ключей 9 считывани по вл етс позиционный сигнал переноса, и по шине 4, св зывающей через схему разделени тока 7 выходы данного формировател тока и ключа 9, протекает импульс тока считывани , который стремитс переключить в исходное состо ние элементы 2 столбца матрицы. В результате в одной из щин 5 возникает сигнал, который через усилитель 13 (14) передаетс на выход устройства, и один из четырех элементов 2 разр дной суммы хранит ее результирующее значение.The digit of the second addendum, which sequentially reads the output transfer signals to the outputs of the device, enters the input of the same current drivers 11 or 12. At the input of one of the reading keys 9, a positional transfer signal appears, and via bus 4 connecting the current 7 outputs of this current driver and switch 9, a read current pulse flows, which tends to reset the elements of the 2 columns of the matrix. As a result, a signal is generated in one of the layers 5, which is transmitted through the amplifier 13 (14) to the output of the device, and one of the four elements 2 of the bit amount stores its resulting value.
При правильной кодовой структуре цифры переноса на входе и соответствии веса позиции результирующего сигнала на выходе матрицы комбинации аргументов срабатывает одна из двух схем «И 15 и посредством схемы «ИЛИ 16 устанавливает на входе ключа 9 (10), к которому согласно веса позиции она подключена, разрешающий сигнал. Процесс распространени перепосов и образовани With the correct code structure of the transfer digit at the input and the weight of the position of the resulting signal at the output of the matrix of the combination of arguments, one of the two schemes “And 15” is triggered and, using the scheme OR 16, sets the key 9 (10) to which, according to the position weight, it is connected, enable signal. The process of spreading reversals and education
сумм продолжаетс в сторону мг:триц clapщих разр дов.The sums are continued in the direction of mg: knitting bits.
Наличие сигнала переноса из матрицы старшего разр да свидетельствует о правильности функционироваип устройства.The presence of a transfer signal from the high-order matrix indicates the correct functioning of the device.
Присутствие или oicyiciBHe позиционных сигналов любого нз аргу.мелтов одновременно на двух соответствующнх входах разр дной матрицы суммы и переноса приводит к нарущению кодовой структуры результирующего нереноса. Поступлепие двух разрещающих спгналов на входы 9 и 0 запрещает срабатыванию любой нз схем «li 15 - распространению переноса, что влечет за собой грекращение суммировани .The presence or positional signals of any position of any argument of Yelts at the same time on two corresponding inputs of the bit sum and transfer matrix leads to the violation of the code structure of the resulting non-transfer. The receipt of the two permitting signals on inputs 9 and 0 prohibits the triggering of any of the “li 15” circuits — the propagation of transfer, which entails heating of the summation.
При совпадении разр дных значений трех аргументов результирующий сигнал переноса считываетс с одного из двух дополнительных элс.ментов 2 матрицы 1, которые устанавливаютс в состо ние «Ь импульсом тока записи соответствующей строки суммы. Сигналы возникают на обеих шинах 5 (один из них вл етс следствием образовани суммы, другой - с дополнительного элемента). Истинг .ый сигнал переноса выдел етс одной из выходных двухвходовых схем «И 15.If the bit values of the three arguments coincide, the resulting transfer signal is read from one of the two additional fields 2 of matrix 1, which are set to state b by the current pulse of the corresponding sum line. Signals occur on both buses 5 (one of them is the result of summing, the other from an additional element). The source of the transfer signal is allocated to one of the output And 15 15-input circuits.
Импульс тока считывани в щиие опроса 6, последовательно нрошитой через четыре первые элементы разр дных матриц суммы и переноса , перемагничивает их в исходное состо ние и вызывает значение суммы на разр дные выходы устройства.A read current pulse into the interrogation 6, successively interleaved through the first four elements of the sum and transfer matrix, re-magnetizes them into the initial state and causes the value of the sum to the discharge outputs of the device.
Предмет изобретени Subject invention
Су.ммирующее устройство, содержащее в каждом разр де матрицу сум.мы и переноса из щести магнитных элементов с нр моугольной петлей гистерезиса, прошитых шинамиA su.mr device containing in each bit a matrix of sum and transfer of magnetic elements with a rectangular hysteresis loop stitched with tires
записи по строкам, парами шин считывани по столбцам, шинами суммы-перепоса «единицы и , шиной онроса, три схемы разделени тока, ключи, формирователи тока, усилители, логические схе.чы «И и схемыrecords in rows, pairs of read buses in columns, sum-rewire buses "units and, onros bus, three current separation circuits, keys, current drivers, amplifiers, logic circuits. And And circuits
«ИЛИ, отличающеес тем, что, с целью уменьшени оборудовани и увеличени надежностн , выход первого формировател тока соединен с тиной записи первого, второго и п того магнитных элементов матрицы, а Другим концом эта щина св зана с выходом первой схемы разделени тока, с первой щиной считывани первого, третьего и п того магнитных элементов матрицы, а другим концом эта шина св зана с выходом второй схемы"OR, characterized in that, in order to reduce equipment and increase reliability, the output of the first current driver is connected to the recording of the first, second, and fifth magnetic elements of the matrix, and the other end is connected to the output of the first current separation circuit, the readout width of the first, third and fifth magnetic elements of the matrix, and the other end of this bus is connected to the output of the second circuit
разделени тока, со, второй шиной считывани второго и четвертого магнитных элементов матрицы, а другим концо.м эта шииа св зана с выходом третьей схемы разделени тока; выход второго фор.мировател тока соединей с шиной записи третьего, четвертого и шестого магнитных элементов матрицы, а другим концом эта шина св зана со вторы.м выходом первой схе.мы разделени тока, с первой шиной считывани второго и четвертогоcurrent separation, with the second readout bus of the second and fourth magnetic elements of the matrix, and the other terminus of this bus is connected to the output of the third current separation circuit; the output of the second current generator of the connections to the recording bus of the third, fourth, and sixth magnetic elements of the matrix, and the other end of this bus is connected to the second output of the first current separation circuit, with the first readout bus of the second and fourth
магнитных элементов матрицы, а другим конmagnetic elements of the matrix, and another con
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1776210A SU432495A1 (en) | 1972-04-21 | 1972-04-21 | TOTALIZER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1776210A SU432495A1 (en) | 1972-04-21 | 1972-04-21 | TOTALIZER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU432495A1 true SU432495A1 (en) | 1974-06-15 |
Family
ID=20511678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1776210A SU432495A1 (en) | 1972-04-21 | 1972-04-21 | TOTALIZER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU432495A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4325926A (en) * | 1977-12-16 | 1982-04-20 | Chevron Research Company | Process for removing sulfur dioxide from a gas |
-
1972
- 1972-04-21 SU SU1776210A patent/SU432495A1/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4325926A (en) * | 1977-12-16 | 1982-04-20 | Chevron Research Company | Process for removing sulfur dioxide from a gas |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5931096B2 (en) | time of event recorder | |
SU432495A1 (en) | TOTALIZER | |
US3414720A (en) | Pulse rate multiplier | |
US3069086A (en) | Matrix switching and computing systems | |
US4477918A (en) | Multiple synchronous counters with ripple read | |
SU434412A1 (en) | ||
US3151238A (en) | Devices for dividing binary number signals | |
US3191013A (en) | Phase modulation read out circuit | |
CA1078969A (en) | Method and apparatus for transfer of asynchronously altering data words | |
SU401998A1 (en) | DEVICE FOR CONTROL OF CONTROL CHAINS | |
SU470927A1 (en) | The device of the majority decoding with three-time repetition of discrete information | |
SU512488A1 (en) | Device for recording information | |
US3576432A (en) | Dynamic digital calculating apparatus for analog functions | |
SU476601A1 (en) | Digital information shift device | |
SU383048A1 (en) | TWO-SHIFT RELEASE SHIFT WITH DETECTION | |
SU1160561A1 (en) | Ternary forward-backward counter | |
SU364965A1 (en) | ONE-TACTIFIER SvJfcUUfUciltAifl | |
SU907547A1 (en) | Pseudo-random number generator | |
SU525249A1 (en) | Multi-decade decade counter | |
SU1325559A1 (en) | File for domain memory | |
SU369632A1 (en) | BINARY REGISTER ON MAGNETIC THRESHOLD | |
SU402154A1 (en) | USSR Academy of Sciences | |
SU610110A1 (en) | Information validity checking arrangement | |
SU1495801A1 (en) | Device for checking decoder | |
SU922818A1 (en) | Graphic information reading-out device |