SU430363A1 - Inkjet DECIMAL COUNTER - Google Patents
Inkjet DECIMAL COUNTERInfo
- Publication number
- SU430363A1 SU430363A1 SU1890986A SU1890986A SU430363A1 SU 430363 A1 SU430363 A1 SU 430363A1 SU 1890986 A SU1890986 A SU 1890986A SU 1890986 A SU1890986 A SU 1890986A SU 430363 A1 SU430363 A1 SU 430363A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inkjet
- decimal counter
- output
- outputs
- combined
- Prior art date
Links
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
1one
Изобретение относитс к пневматическим средствам автоматики и может использоватьс при построении различных цифровых, программных и других приборов.The invention relates to pneumatic automation equipment and can be used in the construction of various digital, software and other devices.
Известны струйные дес тичные счетчики, содержащие последовательно соединенные чейки задержки на полутакт, кажда из которых содержит комбинированный логический элемент «И и триггер с раздельными входами .Jet decimal counters are known that contain successively connected half-delay cells, each of which contains a combined AND gate and a trigger with separate inputs.
Однако такие счетчики имеют ограниченное быстродействие, так как триггеры третьей и четвертой чеек задержки переключаютс от одного запрещающего выходного сигнала комбинированного элемента. Это приводит к снижению надежности и быстродействи .However, such counters have limited speed, since the triggers of the third and fourth delay cells are switched from one inhibitory output signal of the combined element. This leads to a decrease in reliability and speed.
Пелью изобретени вл етс повышение быстродействи и надежности работы счетчика .The invention is an increase in the speed and reliability of the meter.
Это достигаетс тем, что в четвертой чейке триггер с раздельными входами подключен к запрещающим выходам комбинированного логического элемента.This is achieved by the fact that in the fourth cell, a trigger with separate inputs is connected to the inhibit outputs of the combined logic element.
На чертеже показана принципиальна схема предлагаемого счетчика.The drawing shows a schematic diagram of the proposed counter.
Счетчик содержит шесть чеек li-U задержки па полутакт с соответствующими пр мыми а Ь, с, d, е, f н инверсными а, Ь, с, d, е, J выходными каналами, выполненных на триггерах 2i-2б с раздельными входами и двухвходовых пассивных комбинированных логических элементах 3i-Зе, выполн ющих функции запрета по двум боковым выходам и конъюнкцию по среднему, счетный триггер 4 со счетным входом 5 и двум выходами 6 и 7, шину 8 сброса в нуль, канал переноса 9, дешифратор 10 с комбинированными элементами 11-16 и выходные каналы 17-26 с подсоединенными к ним индикаторами 27-36.The counter contains six li-U delay cells of half a clock with corresponding straight a b, c, d, e, f n inverse a, b, c, d, e, j output channels performed on flip-flops 2i-2b with separate inputs and two-pass passive combined logic elements 3i-Ze, performing the functions of prohibition on two side outputs and average conjunction, counting trigger 4 with counting input 5 and two outputs 6 and 7, reset bus 8 to zero, transfer channel 9, descrambler 10 with combined elements 11-16 and output channels 17-26 with indicators connected to them 27-36 .
Счетчик работает следующим образом.The counter works as follows.
Ири подаче давлени питани и после подачи сигнала установки на нуль на триггере 2i устанавливаетс единичный сигнал (наThe supply pressure is applied to the power supply, and after the signal is set to zero, a single signal is set on trigger 2i (on
инверсном выходе а). Соответственно на выходе а по вл етс на выходах b,c,d,e, f при этом сигналы «1, а на выходах Ь, с, d, е, f «О. Тогда в дешифраторе 10 сигналы с триггеров поступают на комбинированные элементы И и 12. В элементе И на входах имеетс по единичному сигналу с выходов аи/, поэтому выходной сигнал будет сформирован по среднему конъюнктивному выходу 9. В элементе 12 только один входной сигнал «1,inverse output a). Accordingly, at output a, at outputs b, c, d, e, f, the signals "1, and at outputs b, c, d, e, f" O. Then, in the decoder 10, the signals from the triggers arrive at the combined elements And and 12. In the element And at the inputs there is a single signal from the outputs ai /, therefore the output signal will be generated at the average conjunctive output 9. In element 12 there is only one input signal
поэтому выходной сигнал будет сформированso the output will be generated
в канале 20, который соединен с индикаторомin channel 20 which is connected to the indicator
36, соответствующим дес тичной цифре «О.36, corresponding to the decimal digit “O.
При подаче одного счетного импульса поWhen applying a single counting pulse
входу 5 счетный триггер переключаетс . Приinput 5 counts the trigger switch. With
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1890986A SU430363A1 (en) | 1973-03-06 | 1973-03-06 | Inkjet DECIMAL COUNTER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1890986A SU430363A1 (en) | 1973-03-06 | 1973-03-06 | Inkjet DECIMAL COUNTER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU430363A1 true SU430363A1 (en) | 1974-05-30 |
Family
ID=20544738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1890986A SU430363A1 (en) | 1973-03-06 | 1973-03-06 | Inkjet DECIMAL COUNTER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU430363A1 (en) |
-
1973
- 1973-03-06 SU SU1890986A patent/SU430363A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2860327A (en) | Binary-to-binary decimal converter | |
SU430363A1 (en) | Inkjet DECIMAL COUNTER | |
SU413479A1 (en) | ||
SU560222A1 (en) | Device for converting binary code to gray code and vice versa | |
SU1053291A1 (en) | Reversible parallel-carry pulse counter | |
SU824446A1 (en) | Reversible binary coded decimal pulse counter | |
SU434600A1 (en) | PARALLEL COUNTER | |
SU594501A1 (en) | Comparator | |
SU1023323A1 (en) | Device for cube root extraction | |
SU375641A1 (en) | DECISIVE [ | |
SU1061264A1 (en) | Counter | |
SU396689A1 (en) | DEVICE FOR FISSION | |
SU1113799A1 (en) | Device for extracting square root | |
SU595862A1 (en) | Pulse-frequency doubler | |
SU733109A1 (en) | Reversible ternary n-bit pulse counter | |
SU638948A1 (en) | Information input arrangement | |
SU508940A1 (en) | Binary counter | |
SU485502A1 (en) | Shift register | |
SU923002A2 (en) | Pulse repetition frequency multiplier | |
SU503237A1 (en) | Multiplex multiplier | |
SU395833A1 (en) | DEVICE FOR DETERMINING THE BIGGEST NUMBER OF DIFFERENCE | |
SU1026316A1 (en) | Gray-code pulse counter | |
SU517999A1 (en) | Voltage Converter to Bit Code Coding | |
SU517160A1 (en) | Pulse distributor | |
SU1120322A1 (en) | Digital function generator |