SU429534A1 - - Google Patents

Info

Publication number
SU429534A1
SU429534A1 SU1701624A SU1701624A SU429534A1 SU 429534 A1 SU429534 A1 SU 429534A1 SU 1701624 A SU1701624 A SU 1701624A SU 1701624 A SU1701624 A SU 1701624A SU 429534 A1 SU429534 A1 SU 429534A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
cell
voltage
pulse
Prior art date
Application number
SU1701624A
Other languages
Russian (ru)
Original Assignee
А. А. Котл Всесоюзный научно исследовательский кинофотоинститут
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by А. А. Котл Всесоюзный научно исследовательский кинофотоинститут filed Critical А. А. Котл Всесоюзный научно исследовательский кинофотоинститут
Priority to SU1701624A priority Critical patent/SU429534A1/ru
Application granted granted Critical
Publication of SU429534A1 publication Critical patent/SU429534A1/ru

Links

Description

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ(54) THE DIVIDER OF THE PULSE OF THE PULSE OF THE PULSE

каскадов 1 и 2 коммутаторов 4 и 5 соответственно устанавливаетс  единичное напр жение а на выходах всех остальных  чеек этих элементов устанавливаетс  нулевое напр  кениеcascades 1 and 2 of switches 4 and 5, respectively, a single voltage is set and at the outputs of all other cells of these elements a zero voltage is established

После сброса начинаетс  отработка первой ступени программы. Так как на первой ступени программы в основном коммутаторе 4 единичное нанр жение имеетс  только на выходе  чейки 41, подключенной к одному из входов элемента «И 6, то единичный импульс может по витьс  только на выходе этого элемента 6 и произойдет это тогда, когда единичное напр жение по витс  одновременно на его двух остальных входах, т. е. на выходах  чеек 29 и 35 каскадов 1 и 2 соответственно, а именно тогда, когда эти каскады отсчитают 59 импульсов входного напр жени  /Увх- Тогда единичный имлульс по витс  и на выходе логического элемента «ИЛИ 13. Этот импульс поступает на шины сброса 15 и 16 каскадов 1 и 2 и на вход дополнительного коммутатора 5. При этом каскады 1 и 2 возвращаютс  в исходное состо ние, а в коммутаторе 5 единичное напр жение перемещаетс  с выхода  чейки 18 на вход  чейки 19. После сброса цикл считывани  59-ти импульсов повтор етс  и делитель будет осуществл ть деление с коэффициентом делени  Ki 59 на прот жении всей первой ступени программы.After the reset, the first step of the program starts. Since at the first stage of the program in the main switch 4, a single voltage is only at the output of a cell 41 connected to one of the inputs of the AND 6 element, a single impulse can occur only at the output of this element 6 and this will happen when the unit voltage Wits simultaneously on its two other inputs, i.e., at the outputs of cells 29 and 35 of cascades 1 and 2, respectively, namely, when these cascades count 59 pulses of input voltage / Vvh- Then the unit impulse for Wits and output logical element "OR 13. This impulse goes to reset buses 15 and 16 stages 1 and 2 and to the input of an additional switch 5. At the same time, stages 1 and 2 return to their original state, and in switch 5, the unit voltage is transferred from the output of cell 18 to input cells 19. After the reset, the read cycle of 59 pulses is repeated and the divider will divide by a division factor Ki 59 over the entire first step of the program.

При поступлении первого программного импульса с датчика 3 на вход основного коммутатора 4 единичное напр жение переместитс  с выхода  чейки 41 на выход  чейки 42 и с этого момента времени закончитс  отработка первой ступени и начнетс  отработка второй ступени программы.When the first software pulse arrives from sensor 3 to the input of the main switch 4, the unit voltage will move from the output of cell 41 to the output of cell 42 and from this point in time the first stage will be completed and the second stage of the program will begin.

Па второй ступени программы в коммутаторе 4 единичное напр жение имеетс  только на выходе  чейки 42, котора  подключена к одлому из входов элемента «И 7, и единичный импульс может по витьс  только на выходе элемента «И 7, а произойдет это тогда, когда единичное напр жение по витс  одновременно на его двух остальных входах, т. е. на выходах  чеек 28 и 34 каскадов 1 и 2 соответственно , а именно когда эти каскады отсчитают 48 импульсов входного напр жени  f/sx- Тогда единичный импульс по витс  и на выходах элементов «ИЛИ 13 и 14. Импульс на выходе элемента «ПЛИ 13 будет производить сброс каскадов 1 и 2, т. е. будет осуществл тьс  деление частоты с коэффициентом делени  У(.At the second stage of the program in switch 4, the unit voltage is only at the output of cell 42, which is connected to one of the inputs of the element "AND 7, and a single pulse can only appear at the output of the element" And 7, and this will happen when the unit voltage Wits simultaneously at its two other inputs, i.e., at the outputs of cells 28 and 34, stages 1 and 2, respectively, namely when these stages count 48 pulses of the input voltage f / sx- Then the single impulse turns out at the outputs of the elements "OR 13 and 14. Pulse output elements That "SLI 13 will reset the stages 1 and 2, i.e. the frequency will be divided with the division factor Y (.

С выхода логического элемента «ИЛИ 14 импульс поступает на шину сброса 17 дополнительного коммутатора 5.From the output of the logic element “OR 14 pulse is fed to the reset bus 17 of the additional switch 5.

Таким образом, при завершении каждого цикла считывани  на второй ступени программы дополнительный коммутатор 5 будет возвращатьс  в исходное состо ние, при котором единичное напр жение устанавливаетс  на выходе его  чейки 18.Thus, at the end of each read cycle at the second stage of the program, the additional switch 5 will return to its original state, in which a single voltage is established at the output of its cell 18.

При поступлении второго программного импульса с датчика 3 на вход коммутатора 4 единичное напр жение переместитс  с выхода When a second software pulse arrives from sensor 3 to the input of switch 4, the unit voltage will move from the output

 чейки 42 на выход  чейки 43 и с этого момента времени заканчиваетс  отработка второй ступени и начи 1аетс  отработка третьей ступени программы.cells 42 to the output of cells 43, and from this point in time, the second stage is completed and the third stage of the program begins.

Па третьей ступени программы в коммутаторе 4 единичное напр жение имеетс  только на выходе  чейки 43, котора  подключена к одному из входов элемента «П 8 и к одному из входов элемента «И 9. Но во врем  первого цикла считывани  в дополнительном коммутаторе 5 единичное напр жение имеетс  только на выходе  чейки 18, котора  подключена ко входам элементов «П 8 и 10.At the third stage of the program in switch 4, the unit voltage is only at the output of the cell 43, which is connected to one of the inputs of the element “P 8 and to one of the inputs of the element“ AND 9. But during the first read cycle in the additional switch 5, the unit voltage There is only at the output of the cell 18, which is connected to the inputs of the elements of "P 8 and 10.

Таким образом, во врем  первого цикла считывани  на третьей ступени программы единичное напр жение с выходов коммутаторов 4 и 5 одновременно поступит только на входы элемента «И 8. Поэтому единичный импульс может по витьс  только на выходе элемента «PI 8 и только тогда, когда единичное напр жение по витс  одновременно на двух остальных его входах, т. е. на выходах  чеек 28 и 33 каскадов 1 и 2, а именно тогда, когда эти каскады отсчитают 39 импульсов входного напр жени  Lux. Тогда единичный импульс по витс  и на выходе элемента «ИЛИ 13, что приведет к сбросу каскадов Л и 2. Кроме того, этот импульс поступит на вход коммутатора 5, в результате чего единичное напр жение переместитс  с выхода  чейки 18 на выход  чейки 19, котора  подключена к их выходам элементов «И 9 и 11.Thus, during the first read cycle at the third stage of the program, the unit voltage from the outputs of switches 4 and 5 will simultaneously arrive only at the inputs of the element "AND 8. Therefore, a single pulse can appear only at the output of the element" PI 8 and only when the unit the voltage is Wits simultaneously at the other two of its inputs, i.e., at the outputs of cells 28 and 33 of stages 1 and 2, namely, when these stages count 39 pulses of the input voltage Lux. Then a single pulse goes through the output of the element OR 13, which will lead to a reset of the stages L and 2. Moreover, this pulse goes to the input of the switch 5, as a result of which the unit voltage moves from the output of cell 18 to the output of cell 19 connected to their outputs of the elements “And 9 and 11.

С этого момента времени начинаетс  второй цикл считывани  третьей ступени программы, во врем  которого единичное напр жение с выходов коммутаторов 4 и 5 одновременно поступает только на входы элемента «И 9. Поэтому единичный импульс может по витьс  только на выходе элемента «И 9 и только тогда, когда единичное напр жение по витс  на двух остальных его входах, т. е. на выходах  чеек 27 и 33 каскадов 1 и 2 соответственно , а именно, когда эти каскады отсчитают 37 импульсов входного напр жени  /вх- Тогда единичный импульс по витс  и на выходах элементов «ПЛИ 13 и 14. Импульс на выходе элемента 13 вызовет сброс каскадов 1 и 2, а импульс на выходе элемента «И 14 поступит на шину сброса 17 дополнительного коммутатора 5 и возвратит его в исходное состо ние .From this point in time, the second read cycle of the third stage of the program begins, during which the unit voltage from the outputs of switches 4 and 5 simultaneously goes only to the inputs of the element "AND 9. Therefore, a single pulse can appear only at the output of the element" And 9 and only then when the unit voltage is Vits at the other two inputs, i.e., at the outputs of cells 27 and 33 of the stages 1 and 2, respectively, namely, when these stages count 37 input voltage / input pulses. at the exits aleme NOV PLI 13 and 14. A pulse at the output of element 13 will cause a reset of cascades 1 and 2, and a pulse at the output of element And 14 will go to the reset bus 17 of the additional switch 5 and return it to its original state.

При последующих циклах считывани  третьей ступени программы делитель снова поочередно отсчитает то 38, то 37 импульсов, т. е. интегральный коэффициент делени  на третьей ступени программы /(3 371/2При поступлении третьего программного импульса с датчика 3 на вход коммутатора 4 единичное напр жение переместитс  с выхода  чейки 43 на вход  чейки 44 и с этого момента времени заканчиваетс  отработка третьей ступени и начинаетс  отработка четвертой ступени программы.In subsequent cycles of reading the third stage of the program, the divider again alternates between 38 and 37 pulses, i.e. the integral division factor in the third stage of the program / (3,371 / 2When the third software pulse from sensor 3 to the input of switch 4 arrives, the unit voltage will move from the output of the cell 43 to the input of the cell 44 and from this point in time, the third stage is completed and the fourth stage of the program begins.

Па четвертой ступени программы в коммутаторе 4 единичное напр жение имеетс  только на выходе  чейки 44, котора  подключена к одному из входов элемента «И 10, к одному из входов элемента «И 11 и к одному из входов элемента «И 12. Но во врем  первого цикла считывани  в дополнительном коммутаторе 5 единичное напр жение имеетс  только на выходе  чейки 18, котора  подключена ко входам элементов «И 8 и Ю. Таким образом, во врем  первого цикла считывани  на четвертой ступени программы единичное напр жение с выходов коммутаторов 4 и 5 одновременно поступает только на входы элемента «И 10. Поэтому единичный импульс может по витьс  только на выходе элемента «И 10 и только тогда, когда единичное напр жение по витс  одновременно на двух остальных его входах, т. е. па выходах  чеек 25 и 32 каскадов 1 и 2 соответственно, а именно тогда, когда эти каскады отсчитают 25 импульсов входного напр жени  /вх- Тогда единичный импульс по витс  и на выходе элемента «ИЛИ 13, что вызовет сброс каскадов 1 и 2 и перемещение единичного напр жени  в коммутаторе 5 с выхода  чейки 18 на выход  чейки 19, и с этого момента начнетс  второй цикл считывани  четвертой ступени программы. Так как выход  чейки 19 коммутатора 5 подключен ко входам элементов «И 9 и И, то во врем  этого цикла считывани  единичное напр жение с выходов коммутаторов 4 и 5 одновременно поступит только на входы элемента «И И (с  чеек 44 и 19). Поэтому единичный импульс может по витьс  только на выходе этого элемента «И 11 и только при одновременном по влении единичных напр жений па двух остальных его входах, т. е. на выходах  чеек 25 и 32 каскадов 1 и 2 соответственно , а именно, когда эти каскады отсчитают 25 имнульсов входного напр жени  UBXТогда единичный импульс по витс  и на выходе элемента «ИЛИ 13, что вызовет сброс каскадов 1 и 2 и перемещение единичного напр жени  в коммутаторе 5 с выхода  чейки 19 на выход  чейки 20, и с этого момента времени начнетс  третий цикл считывани  четвертой ступепи программы. Так как выход  чейки 20 коммутатора 5 подключен ко входу элемента «И 12, то во врем  этого цикла считывани  единичное напр жение с выходов коммутаторов 4 и 5 одновременно поступает только на входы элемента «И 12 (с  чеек 44 и 20). Поэтому единичный и.мнульс может по витьс  только на выходе элемента «И 12 и только при одновременном по влении единичных напр жений на двух остальных его входах, т. е. на выходах  чеек 26 и 32 каскадов 1 и 2 соответственно, а именно , когда эти каскады отсчитают 26 импульсов входного напр жени  L/BX- Тогда единичный импул1.с по витс  и на выходах элементов «ИЛИ 13 и 14. Импульс на выходе элемента «ИЛИ 13 вызовет сброс каскадов 1 и 2, а импульс на выходе элемента «ИЛИ 14 вызовет сброс дополнительного коммутатора 5, после чего процесс считывани  па четвертой ступени программы повторитс , т. е. при последующих циклах считывани  делитель снова поочередно будет отсчитывать два раза по 25 импульсов, а затем один раз - 26 импульсов, т. е. интегральный коэффициент на четвертой ступени программы Л4 25/з. При поступлении четвертого программного импульса с выхода датчика 3 на вход основного коммутатора 4 единичное напр жепие с выхода  чейки 44 снимаетс  н с этого момента заканчиваетс  отработка четвертой ступени программы, т. е. завершаетс  вс  программа работы делител . В общем случае едипичное напр жение с выхода  чейки 44 может переместитьс  на выход следующей  чейки коммутатора 4 и начнетс  отработка следующей ступени программы . Предмет изобретени  1. Делитель частоты следовани  импульсов, содержащий последовательно соединенные два кольцевых счетчика, выходы  чеек которых подключены ко входам логических элементов «И, и датчик нрограммных импульсов , отличающийс  тем, что, с целью обеспечени  автоматического изменени  коэффициента делени  по заданной программе, оп содержит электронный коммутатор и логический элемент «ИЛИ, причем вход и выход логического элемента «ИЛИ соединены соответственко с выходами логических эле.ментов «И и с шиной сброса кольцевых счетчиков, а выход датчика программных импульсов подключен ко входу электронного коммутатора, выходы  чеек которого подключены ко входам логических элементов «И, 2. Делитель по п. 1, отличающийс  тем, что, с целью расширени  функциональных возмол :ностей, оп содержит дополнительные логический элемент «ИЛИ и электронный коммутатор, причем выход логического элемента «ИЛИ соединен со входом дополнительного электронного коммутатора, выходы  чеек которого подключены ко входам логических элелшнтов «И, а шина сброса дополнительного коммутатора соединена с выходом дополпительпого логического элемента «ИЛИ, входы которого соединены с выходами логических элементов «И.At the fourth stage of the program in switch 4, the unit voltage is only at the output of the cell 44, which is connected to one of the inputs of the element “AND 10, to one of the inputs of the element“ And 11, and to one of the inputs of the element “And 12. But during the first the read cycle in the additional switch 5, the unit voltage is only at the output of the cell 18, which is connected to the inputs of the elements “AND 8 and Y.” Thus, during the first reading cycle at the fourth stage of the program, the unit voltage from the outputs of the switches 4 and 5 simultaneously It goes only to the inputs of the element “AND 10. Therefore, a single pulse can occur only at the output of the element“ AND 10 and only when a single voltage is simultaneously detected at the other two inputs, i.e., at the outputs of cells 25 and 32 stages 1 and 2, respectively, namely, when these cascades count 25 impulses of input voltage / in- Then a single impulse is turned on at the output of the element "OR 13, which will cause a reset of cascades 1 and 2 and the movement of a single voltage in switch 5 the output of cell 18 to the output of cell 19, and from this point on a second cycle of reading of the fourth program step. Since the output of the cell 19 of the switch 5 is connected to the inputs of the elements "AND 9 and I," during this read cycle, the unit voltage from the outputs of the switches 4 and 5 simultaneously goes only to the inputs of the element "And And (cells 44 and 19). Therefore, a single impulse can occur only at the output of this element “And 11 and only with the simultaneous occurrence of single voltages on its two remaining inputs, i.e., at the outputs of cells 25 and 32 of stages 1 and 2, respectively, namely, when The cascades count 25 in-voltage pulses of the input voltage UBX. Then a single pulse is applied at the output of the OR 13 element, which causes a reset of the cascades 1 and 2 and the displacement of the single voltage in switch 5 from the output of cell 19 to the output of cell 20, and from this point of time will begin third quarter reading cycle oh stupepi program. Since the output of the cell 20 of the switch 5 is connected to the input of the AND 12 element, during this read cycle, the unit voltage from the outputs of the switches 4 and 5 simultaneously goes only to the inputs of the And 12 element (from cells 44 and 20). Therefore, a single E-pulse can appear only at the output of the element “I 12” and only with the simultaneous appearance of single voltages at its two other inputs, i.e., at the outputs of the cells 26 and 32 of stages 1 and 2, respectively, namely, these cascades count 26 pulses of the input voltage L / BX- Then a single impulse 1.c is observed at the outputs of the elements OR 13 and 14. The pulse at the output of the element OR 13 will cause a reset of stages 1 and 2, and the pulse at the output of the element OR 14 will cause a reset of the additional switch 5, after which the reading process on the quarter The second stage of the program repeats, i.e., in subsequent read cycles, the divider will again alternate two times for 25 pulses, and then 26 pulses once, i.e., the integral factor at the fourth stage of the L4 program 25 / h. When the fourth software pulse from the output of the sensor 3 to the input of the main switch 4 arrives, the unit voltage from the output of the cell 44 is removed and the fourth stage of the program is completed, i.e., the whole program of the divider is completed. In general, the typical voltage from the output of the cell 44 can be transferred to the output of the next cell of the switch 4 and the next stage of the program will be developed. The subject of the invention 1. A pulse frequency divider containing two series-connected ring counters, the cell outputs of which are connected to the inputs of the AND logic gates, and the nrogram pulse sensor, characterized in that, in order to provide an automatic change of the division ratio according to a given program, the op contains the electronic switch and the logical element “OR, and the input and output of the logical element“ OR are connected respectively with the outputs of the logic elements of the AND and with the reset bus of the ring center sensors, and the output of the sensor software pulse is connected to the input of the electronic switch, the outputs of the cells are connected to the inputs of logic elements "I, 2. The divider according to claim 1, characterized in that, in order to extend the functional capabilities, op contains an additional logic element "OR and an electronic switch, and the output of the logic element" OR is connected to the input of an additional electronic switch, the outputs of the cells of which are connected to the inputs of the logic switches "AND, and the reset bus of the additional switch pa connected to the output of the additional logic element "OR, the inputs of which are connected to the outputs of the logical elements" I.

SU1701624A 1971-09-30 1971-09-30 SU429534A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1701624A SU429534A1 (en) 1971-09-30 1971-09-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1701624A SU429534A1 (en) 1971-09-30 1971-09-30

Publications (1)

Publication Number Publication Date
SU429534A1 true SU429534A1 (en) 1974-05-25

Family

ID=20489206

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1701624A SU429534A1 (en) 1971-09-30 1971-09-30

Country Status (1)

Country Link
SU (1) SU429534A1 (en)

Similar Documents

Publication Publication Date Title
US3696303A (en) Process and apparatus for producing trigger pulses
SU429534A1 (en)
SU544133A1 (en) Reversible Binary Counter
SU447850A1 (en) Pulse counter
US4164712A (en) Continuous counting system
SU517164A1 (en) Pulse counter with controllable conversion factor
SU488344A1 (en) Reversible distributor
SU790349A1 (en) Frequency divider with odd division coefficient
SU739624A1 (en) Time pick-up for training device
SU1172004A1 (en) Controlled frequency divider
SU488200A1 (en) Binary sequence generator
SU361525A1 (en) RECORDING DEVICE
SU439925A1 (en) Frequency divider
SU455494A1 (en) Counter with 2 + 1 counting ratio
SU1067491A1 (en) Information input device
SU472335A1 (en) Software temporary device
SU1522398A1 (en) Frequency divider by 11
SU458096A1 (en) Code converter
SU805190A1 (en) Extremum moment registering device
SU507943A1 (en) Parallel transfer counter
RU2032598C1 (en) Control device for cyclic packing machines
SU1448409A1 (en) Decimal counter with natural counting order
SU364964A1 (en) ALL-UNION PAT? 111110-1 SHYAP?
SU1485224A1 (en) Data input unit
SU617846A1 (en) Divider of frequency by six