SU427340A1

SU427340A1 - DEVICE FOR ISOLATION OF THE YOUNGER SIGNIFICANT DISCHARGE

Info

Publication number: SU427340A1
Application number: SU1751037A
Authority: SU
Original assignee: А. А. Бурцев
Priority date: 1972-02-24
Filing date: 1972-02-24
Publication date: 1974-05-05

Description

-1-one

Изобретение относитс к вычислительной технике и может быть использовано дл определени приоритетного сигнала, зафиксированного в разр де регистра слова.The invention relates to computing and can be used to determine the priority signal recorded in a word register register.

Известные устройства дл выделени младшего значащего разр да в двоичном слове с использованием сумматора содержат регистр анализируемого слова, регистр константы, схему формировани дополнени , схемы логического умножени .The known devices for extracting the least significant bit in a binary word using an adder contain a register of the word being analyzed, a constant register, a supplement generation circuit, and a logic multiplication circuit.

Целью изобретени вл етс упрощение устройства.The aim of the invention is to simplify the device.

Сущность изобретени заключаетс в том, что в устройство введена схема преобразовани , каждый вход которой соединен с выходом соответствующего разр да регистра слова , адноимеиный выход - подключен к входу соответствующего разр да сумматора.The essence of the invention is that a conversion circuit is introduced into the device, each input of which is connected to the output of the corresponding word register register, and the output of the output is connected to the input of the corresponding accumulator accumulator.

На чертеже представлена схема устройства , состо щего из регистра слова 1, схемы преобразовани 2, сумматора 3. Схема преобразовани выполнена на схемах совпадени 4- 6. Сумматор имеет вход 7 младшего разр да и выход 8.The drawing shows a circuit diagram consisting of a register of word 1, a conversion circuit 2, an adder 3. A conversion circuit is executed on a 4–6 coincidence circuit. The adder has a low-order input 7 and an output 8.

Любой двоичный код числа в общем случае может иметь следующее расположение значащих разр дов: 1001000. Этот код преобразуетс и приобретает вид: 0000111.Any binary code of a number in the general case can have the following location of significant bits: 1001000. This code is converted and takes the form: 0000111.

Преобразованный код числа подаетс на вход сумматора и за счет прибавлени «единицы в младший разр д в результате переноса происходит выделение первого значащего разр да: ОООШООО.The transformed code of the number is fed to the input of the adder and by adding "one unit to the least significant bit as a result of the transfer, the first significant bit is separated: OSSOL.

В устройстве нулевые выходы триггеровIn the device zero outputs triggers

регистра слова 1 соединены с разр дпыми схемами совпадени 4-6, за исключением триггера первого разр да, нулевой выход которого подключен ко входу первого разр да сумматора и к преобразующей схеме совпадени 4 второго разр да. Остальные входы сумматора соединены с одноименными выходами схемы преобразовани (с выходами схем совпадени 4-6), причем выход предыдущей схемы совпадени св заи со вторымThe register of word 1 is connected to a bit of 4–6 coincidence circuits, with the exception of the first bit trigger, the zero output of which is connected to the input of the first digit of the adder and to the converting coincidence circuit 4 of the second bit. The remaining inputs of the adder are connected to the same outputs of the conversion circuit (with the outputs of the matching circuit 4-6), with the output of the previous matching circuit of the second

входом носледующей.the entrance is the next.

При отсутствии сигналов на регистре все выходы преобразующей схемы имеют «единичные потенциалы из-за наличи последних на нулевых выходах разр дных триггеров регистра .In the absence of signals in the register, all outputs of the conversion circuit have “single potentials because of the presence of the last at the zero outputs of the bit triggers of the register.

При по влении сигнала на любом разр де регистра / (например, во втором разр де), иачина с этого разр да, выходы всех старших разр дов схемы преобразовани приобретут «нулевые значени , так как «иулевой потенциал нулевого выхода триггера рассматриваемого разр да (второго) закроет схему совпадени 4, котора закроет схему совпадени следующего разр да (5) и т. д. доWhen a signal appears on any bit of de register / (e.g., in the second bit), and from this bit, the outputs of all higher bits of the conversion circuit will acquire "zero values," since the zero potential of the zero output of the trigger of the considered bit (second ) closes the coincidence circuit 4, which closes the coincidence circuit of the next bit (5), etc. to

схемы совпадени последнего разр да (6).last bit matching schemes (6).

Преобразованный код подаетс на сумматор , на другой вход которого поступает двоичный код «единицы, и производитс арифметическое сложение. В результате выдел етс первый значащий разр д анализируемого слова, записанного в регистр.The converted code is fed to an adder, to another input of which the binary code of one is fed, and arithmetic addition is performed. As a result, the first significant digit of the word being analyzed is recorded in the register.

Предмет изобретени Устройство дл выделени младшего значащего разр да слова, содержащее регистр слова, сумматор, вход младщего разр да которого соединен со входом устройства, выход которого подключен к выходу сумматора, отличающеес тем, что, с целью упрощени устройства , в него сведена схема преобразовани , каждый вход которой соединен с выходом соответствующего разр да регистра слова , одноименный выход подключен ко входу соответствующего разр да сумматора.Subject of the Invention A device for allocating a least significant bit of a word, comprising a word register, an adder, whose lower-order input is connected to an input of a device whose output is connected to an output of an adder, characterized in that, in order to simplify the device, each input of which is connected to the output of the corresponding word register register, the same output is connected to the input of the corresponding accumulator accumulator.

ЬB