SU421008A1 - DEVICE FOR INTERRUPTION OF PROGRAMS - Google Patents

DEVICE FOR INTERRUPTION OF PROGRAMS

Info

Publication number
SU421008A1
SU421008A1 SU1729328A SU1729328A SU421008A1 SU 421008 A1 SU421008 A1 SU 421008A1 SU 1729328 A SU1729328 A SU 1729328A SU 1729328 A SU1729328 A SU 1729328A SU 421008 A1 SU421008 A1 SU 421008A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
circuit
programs
interruption
Prior art date
Application number
SU1729328A
Other languages
Russian (ru)
Original Assignee
Г. П. Алваридзе, О. В. Гоголадзе , И. Месхишвили
Тбилисский научно исследовательский институт приборостроени , средств автоматизации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Г. П. Алваридзе, О. В. Гоголадзе , И. Месхишвили, Тбилисский научно исследовательский институт приборостроени , средств автоматизации filed Critical Г. П. Алваридзе, О. В. Гоголадзе , И. Месхишвили
Priority to SU1729328A priority Critical patent/SU421008A1/en
Application granted granted Critical
Publication of SU421008A1 publication Critical patent/SU421008A1/en

Links

Landscapes

  • Electronic Switches (AREA)

Description

1one

У СТ1ройств0 относитс  к вычислительной технике и -может быть иопольвоваио в вычислительных машинах, -работающих в мультиплексном режиме, /в частности в системах управлени  1Нроизводст1венньши процессами.At CT1, it relates to computing technology and can also be implemented in computer systems that operate in multiplexed mode, / in particular, in control systems 1 of the production process.

Из1вест1Н|Ое устройство дл  прерывани  программ , содержащее гвнератО|р импульсов п.рерывани ,- пе|рвую схему «ИЛИ, выход которой соеди ен со 1входо1м установки в едиюицу TpHDreipa, вход устано1В:КИ в нуль которого соединен с ;выходоМ второй схемы «или, один вход которой соединен с -шиной гащейи , а другой-с ЩИ1НОЙ общего сброса, работает ДОЛЖ1НЫМ образом только .цри условии, что врам  прохождени  очередной программы «е превышает интервал между соседними импулысами € генератора- импульсов прерывани . В проти1Вно1М случае действие очередных -импульсов пре рывани  блокируетс  на период прохождени  текущей программы, что приводит 1К нарушению но1рмального фун1кцио нировани  .вычислительной машины.From 1Invest1N | Oe device for interrupting programs, containing an interrupt | p of interrupt pulses, is the first OR circuit, the output of which is connected to the TpHDreipa unit installation input, the input 1В: CI is zero connected to the output of the second circuit or, one input of which is connected to the г busbar, and the other with the SHIELD of a general reset, MUST ONLY work. If there is no time for the next program to pass, the program doesn’t exceed the interval between adjacent impulses of the generator-interrupt pulses. In the opposite case, the action of successive interruption pulses is blocked for the duration of the current program, which leads to a 1K violation of the correct functioning of the computational machine.

В предла1гаемое устройст1во, с целью повышени  :надежно-сти его работы, введены реверсивный -счетчик, о-дно1вибратор, три-схемы «И, треть  схема «ИЛИ и инвертор, причем первый .вход первой схемы «ИЛИ соединен с выходом первой схемы «И, один вход которой соедиа1ен с выходом иевертора, а другой-с выходо1м одиавибратора, 1вход котцрого сое2In the proposed device, in order to increase: its reliability, a reversible counter, one-vibrator, three AND circuits, a third OR circuit and an inverter are introduced, the first input of the OR circuit And, one input of which is connected to the output of the inverter, and the other - from the output of the one-way vibrator, 1 input of the coupling 2

ди е-н с выходом генератора и-мпульсов прерывани  -и с ОД1НИМ входом второй схемы «И, другой вход 1которой -соединен с e-диiничныlм выхо-дом TpHirrepa, а .выход - с су-ммирую-щИ1М 5 входом реверсив-ного счетчика, вход установки в нуль которого соединен с шиной общего сброса, а единичные выходы всех разр дов - со входами третьей схемы «ИЛИ, выход которой соединен со вхо-до-м И1Н вертора -и с однимdi-nn with the output of the generator of interrupt pulses and with the OD1NIM input of the second circuit “AND, the other input 1 of which is connected to the e-diynichny output of TpHirrepa, and the output output from the sum-mi-SCHI1M 5 reversible input the counter, the input of which is set to zero, is connected to the general reset bus, and the unit outputs of all bits are connected to the inputs of the third OR circuit, the output of which is connected to the input-to-m I1N of the inverter —and to one

0 входом третьей схемы «И, другой вход которой соединен с нулевым выходом триггера, а выходке вычитающим в.ходом реверсивного счетчика и со вторым входом первой схемы «ИЛИ.0 input of the third circuit “And, the other input of which is connected with the zero output of the trigger, and the trick with the subtracting input of the reversible counter and with the second input of the first circuit“ OR.

На чертеже представлена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит триггер 1, реверсивный счетчик 2, генератор 3 импульсов нреры0 вани , одновибратор 4, схемы «И 5, 6 и 7, схемы «ИЛИ 8, 9 и 10 и инвертор 11. Устройство работает следующим образом. В исходном состо нии триггер 1 и реверсивный счстчнк 2 установлены в нулевое состо 5 иие. Генератор 3 импульсов прерывани  запускает одновнбратор 4, срабатывающий от заднего фронта имнульса генератора 3. С выхода одновнбратора 4 сигнал поступает на схему «И Г) и через схему «ИЛИ 8 устанавливает триггер 1 в единичное состо ние. И.мThe device contains a trigger 1, a reversible counter 2, a generator of 3 pulses of a pulse, a one-shot 4, circuits "And 5, 6 and 7, circuits" OR 8, 9 and 10 and an inverter 11. The device works as follows. In the initial state, the trigger 1 and the reversing lock string 2 are set to the zero state 5. The generator 3 interrupt pulses triggers a single-oscillator 4, triggered from the trailing edge of the generator's 3 pulse. From the output of the single-oscillator 4, the signal arrives at the “I (T)” circuit and through the “OR 8” scheme sets trigger 1 to one state. Them

SU1729328A 1971-12-27 1971-12-27 DEVICE FOR INTERRUPTION OF PROGRAMS SU421008A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1729328A SU421008A1 (en) 1971-12-27 1971-12-27 DEVICE FOR INTERRUPTION OF PROGRAMS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1729328A SU421008A1 (en) 1971-12-27 1971-12-27 DEVICE FOR INTERRUPTION OF PROGRAMS

Publications (1)

Publication Number Publication Date
SU421008A1 true SU421008A1 (en) 1974-03-25

Family

ID=20497485

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1729328A SU421008A1 (en) 1971-12-27 1971-12-27 DEVICE FOR INTERRUPTION OF PROGRAMS

Country Status (1)

Country Link
SU (1) SU421008A1 (en)

Similar Documents

Publication Publication Date Title
GB1212213A (en) Improvements in or relating to clock synchronising circuits
SU421008A1 (en) DEVICE FOR INTERRUPTION OF PROGRAMS
GB905614A (en) Improvements in data processing systems
SU663104A2 (en) Switching device
SU843248A2 (en) Binary-decimal scaling device
SU488209A1 (en) Redundant Clock Generator
SU1388846A2 (en) Device for comparing codes
SU746947A1 (en) Binary-decimal scaler
SU736178A1 (en) Device for preservation of information in storage at disconnection of power supply
SU877542A1 (en) Interrupting device
SU1290332A1 (en) Device for blocking and restarting electronic computers in case of power failures
SU1661773A1 (en) Device for controlling power supply
SU411648A1 (en)
SU1390612A1 (en) Device for monitoring computers
SU766015A1 (en) Level distributing device
SU520593A1 (en) Redundant signal synchronization device
SU617845A1 (en) Binary counter checking device
SU433643A1 (en)
SU1436273A2 (en) Touchless keyboard
SU1233269A1 (en) Device for generating single pulses
SU790004A1 (en) Synchronizing unit for reading-out devices
SU955077A1 (en) Microprocessor
SU1660152A1 (en) Device for contact bounce elimination
SU369708A1 (en) LIBRARY I
SU849467A1 (en) Device for matching high-voltage switching circuit with integrated circuit