SU419938A1

SU419938A1 - DEVICE FOR DETERMINING THE LAW OF DISTRIBUTION OF ERRORS OF ANGULAR-CODE CONVERTERS

Info

Publication number: SU419938A1
Application number: SU1799754A
Authority: SU
Original assignee: В. Г. Домрачев
Priority date: 1972-06-23
Filing date: 1972-06-23
Publication date: 1974-03-15

Description

1one

Предложенное устройство относитс к области автоматики и вычислительной техники и предназначено дл определени закона распределени ошибок ;преобразователей уголкод .The proposed device relates to the field of automation and computer technology and is intended to determine the law of error distribution, converters angle codes.

Известно устройство, позвол ющее автоматически определить распределение ошибок преобразователей угла в код. Его недостаток весьма сложна функциональна схема, содержаща кроме узлов, примен емых при автоматическом определении ошибок преобразователей , сумматор, несколько двоичных счетчиков, регистр и т. д.A device is known that automatically determines the error distribution of angle-to-code converters. Its disadvantage is a very complex functional scheme, which contains, in addition to the nodes used in the automatic detection of transducer errors, an adder, several binary counters, a register, etc.

Целью изобретени вл етс повышение надежности работы устройства.The aim of the invention is to improve the reliability of the device.

Предложенное устройство отличаетс от известного существенно более простой логической схемой, а, следовательно, более надежно .The proposed device differs from the known substantially simpler logical circuit and, therefore, more reliably.

На чертеже нриведена функциональна схема предложенного устройства.The drawing shows a functional diagram of the proposed device.

Она содержит испытуемый преобразователь 1 угол-код, привод 2 равномерной скорости, блок 3 реальных сигналов, блок 4 эталонных сигналов, схемы «НЕТ 5 и 6, схемы «ИЛИ 7-9, схемы «И 10-12, интервальные схемы «И 13-18, счетный триггер 19, триггеры 20 и 21, стабилизированный генератор импульсов 22, делитель частоты 23, счетчик 24, интервальные счетчики 25-30, дешифратор 31, дифференцирующие блоки 32 и 33 и блоки задержки 34-36.It contains the test transducer 1 angle-code, drive 2 of uniform speed, block 3 of real signals, block 4 of reference signals, circuit "NO 5 and 6, circuit" OR 7-9, circuit "And 10-12, interval circuit" And 13 -18, counting trigger 19, triggers 20 and 21, stabilized pulse generator 22, frequency divider 23, counter 24, interval counters 25-30, decoder 31, differentiating blocks 32 and 33, and delay blocks 34-36.

Испытуемый преобразователь 1 жестко св зан с приводом 2 равномерной скорости. С выходами преобразовател 1 соединен блок 3 реальных сигналов, назначение которого вырабатывать импульс в момент смены кода в преобразователе 1. Задачи блока 4 эталонных сигналов - формировать импульсы в расчетные моменты смены кода преобразовател . Выходы блоков 3 и 4 через схемы «НЕТ 5 и 6 подключены ко входам схемы «ИЛИ 7, выход которой соединен со счетным входо.м триггера 19. Первый вы.ход триггера 19 подключей ко входам схем «И 10 и 11, вторые входы которых соединены через блоки задержки 35 и 36 с выходами схем «НЕТ 5 и 6, соответственно . Выходы схем «Н 10 и 11 соединены с нервыми входами триггеров 20 н 21, вторыеThe transducer 1 under test is rigidly connected to a uniform speed drive 2. The outputs of converter 1 are connected to a block of 3 real signals, the purpose of which is to generate a pulse at the moment of code change in converter 1. The tasks of block 4 of reference signals are to generate pulses at the calculated moments of changing the code of the converter. The outputs of blocks 3 and 4 through the circuit "NET 5 and 6 are connected to the inputs of the circuit" OR 7, the output of which is connected to the counting input of the trigger 19. The first output of the trigger 19 is connected to the inputs of the circuits "And 10 and 11, the second inputs of which connected through delay units 35 and 36 with the outputs of the circuits "NO 5 and 6, respectively. The outputs of the circuits "H 10 and 11 are connected to the nerve inputs of the flip-flops 20 n 21, the second

входы которых подключены ко второму выходу триггера 19.the inputs of which are connected to the second output of the trigger 19.

Первые выходы триггеров 20 и 21 соединены со входами схемы «ИЛИ 8, выход которой подключен ко входу схемы «И 12, соединенной вторым входом со стабилизированным генератором имп льсов 22, а выходы - через делитель частоты 23 со счетным входом счетчика 24. Выходы разр дов счетчика 24 соединены со входамн дешифратора 31, выходыThe first outputs of the flip-flops 20 and 21 are connected to the inputs of the “OR 8” circuit, the output of which is connected to the input of the “AND 12” circuit, which is connected to the second input with a stabilized imperial generator 22, and the outputs via the frequency divider 23 to the counter input of the counter 24. the counter 24 is connected to the inputs of the decoder 31, the outputs

которого пронорционально весу числа соединеиы с первыми входами интервальных схем «И 13-15 и , соогветственно. Вторые входы схем «И 13-15 подключеиы через диффере1шируюш ,ий блок 32 ко второму выходу триггера 20. Аналогично вторые входы схем «И 16-18 через дифференцирующий блок 33 соединены со вторым выходом триггера 21.which is proportional to the weight of the number of connections with the first inputs of the interval circuits “And 13-15 and, respectively. The second inputs of the circuits “AND 13-15 podvideya through the differential 1 unit 32 to the second output of the trigger 20. Similarly, the second inputs of the circuits“ AND 16-18 through the differentiating unit 33 are connected to the second output of the trigger 21.

Выходы схем «Pi 13-18 -подключены каждый к соответствующему интервальному счетчику 25-30, а также все вместе - ко входа.м схемы «ИЛИ 9, выход которой через блок задержки 34 подключен ко входам установки делител частоты 23 и счетчика 24.The outputs of the circuits “Pi 13-18 are each connected to the corresponding interval counter 25-30, as well as all together to the input of the circuit OR 9, the output of which through the delay block 34 is connected to the inputs of the installation of frequency divider 23 and counter 24.

Устройство работает следующим Образом.The device works as follows.

Испытуемьи преобразователь 1 приводитс с помощью привода 2 в равномерное вращение . При этом на выходе блока 3 реальных слггналов формируютс сигналы в моменты чл.сны кода испытуемого преобразовател . Ълок 4 эталонных сигнало1В, сипхронизированпый с блоком 3, формирует импульсы в расчетные моменты смены кода преобразовател . Разница во времени между имлульсами с выходов блоков 3 и 4 характеризует величину и знак ошибки воспроизведени каждого кванта.Test transducer 1 is driven by drive 2 into a uniform rotation. At the same time, at the output of block 3 of real signals, signals are generated at the instants of the signals of the code of the tested converter. The block 4 reference signal1B, synchronized with block 3, generates pulses at the calculated moments of the change of the converter code. The time difference between the pulses from the outputs of blocks 3 and 4 characterizes the magnitude and sign of the reproduction error of each quantum.

Временные интервалы, соответствующие ошибкам разного знака, фиксируютс с помощью триггеров 20 и 21. Формирование этих интервалов осуществл етс с помощью счетиого триггера 19, восприпил:ающего сигналы с выхода схемы «ИЛИ 7, на входы которой через схемы «НЕТ 5 и 6 подаютс импульсы с выходов блоков 3 и 4. Схемы «НЕТ 5 и 6 служат дл того, чтобы при совпадении этих и.мпульсов во времени на выходе схемы «ИЛИ 7 не возникало сигнала, так как в противном случае на вход триггера 19 вместо двух поочереди следующих сигналов будет поступать лишь один, что парущит правильное функционирование устройства.The time intervals corresponding to errors of different signs are fixed with the help of flip-flops 20 and 21. These intervals are formed with the help of counting flip-flop 19, which receives: the signals from the output of the OR 7 circuit, to the inputs of which through the NET 5 and 6 circuits are pulsed from the outputs of blocks 3 and 4. Schemes "NO 5 and 6 serve to ensure that when these impulses coincide in time, the output of the OR 7 circuit does not generate a signal, since otherwise the trigger 19, instead of two in turn, will receive the following signals there will be only one that na uschit correct functioning of the device.

Если первым пришел сигнал с блока 4 и триггер 19 изменил свое исходное состо ние, то срабатывает схема «И 10, в результате чего переключаетс в новое состо ние триггер 20. С приходом следующего сигнала с выхода блока 3 триггер 20 возвращаетс в исходное состо ние. Таки.м образом, схема «И 12 оказываетс открытой па врем , равное отрезку времени между импульсами, поступающими с блоков 3 и 4.If the signal from block 4 comes first and trigger 19 has changed its initial state, the AND 10 circuit operates, as a result of which the trigger 20 switches to the new state. With the next signal from the output of block 3, trigger 20 returns to the initial state. In this way, the AND 12 scheme is open for a time equal to the time interval between pulses coming from blocks 3 and 4.

Если первым ирищел сигнал с блока 3, то аналогично описанному работает схема «И 11 и триггер 21, который воздействует на схемы «ИЛИ 8 и «И 12. В предыдущем и в этом случа х врем открытого состо ни схемы «И 12 определ ет величипу ощибки в каждом кванте без учета ее знака. Блоки задержки 35 и 36 необходимы дл того, чтобы григгер 19 успел зан ть новое положение, прежде чем сигнал с выхода схемы «НЕТ 5 или «НЕТ 6 попадет на вход схемы «И 10 или «И 11.If the signal from block 3 is the first one, then the And 11 circuit and the trigger 21, which affects the OR 8 and the And 12 circuits, work in the same way as in the previous and in this cases the open state of the And 12 circuit determines the errors in each quantum without regard to its sign. The delay blocks 35 and 36 are necessary in order for the grigger 19 to have time to occupy a new position before the signal from the output of the circuit "NO 5 or" NO 6 reaches the input of the circuit "And 10 or" And 11.

В момент открывани схемы «И 12 импульсы стабилизированного генератора импульсов 22 через делитель частоты 23 начинают подсчитыватьс в счетчике 24. Врем между соседними импульсами на выходе делител частоты 23 определ ет стенень квантовани ощибки испытуе.мого нреобразовател в каждой границе смены его кода. Зна величину максимальной ощибки преобразовател и соответствующее ей число в счетчике 24, нетрудно определить в момент закрывани схемы «И 12 (с точностью до погрешности квантовани ) измер емую ошибку в каждом кванте преобразовател .At the moment of opening the circuit, the AND 12 pulses of the stabilized pulse generator 22 through the frequency divider 23 begin to be counted in the counter 24. The time between adjacent pulses at the output of the frequency divider 23 determines the quantization wall of the error of the test transducer at each code change boundary. Knowing the maximum error of the converter and the corresponding number in the counter 24, it is easy to determine the measured error in each quantum of the converter at the time of closing the “AND 12” circuit (up to the quantization error).

Ра.спределепие измеренных ошибок по образованным , таким образом, интервалам осуществл етс с помощью дешифратора 31, выходы которого подключены к двум группа.м интервальных схем «И 13-15 и «И 16-18. Кажда группа соответствует определенному знаку измер емой ошибки, а кажда схема «И в группе - определепному временному интервалу, с которых сравниваетс временной интервал каждой измер емой ошибки. Так, схема «И 13 (16) соответствует интервалу , условно равному одной единице, схема «И 14 (17)- двум единицам и т. д. Момент определени величины и знака измер емой ошибки соответствует возвращению триггеров 20 и 21 в исходное положение, что вызывает по вление сигналов на выходе дифференцирующих блоков 32 и 33. В зависимости от возникшего сочетани сра батывает одна из схем «И 13-18, что определ ет прохождепие :: соответствующий интервальный счетчик 25- 30 сигнала о величине и знаке ошибки воспроизведени данного кванта испытуемого преобразовател .Pa. The distribution of measured errors over the intervals thus formed is carried out with the help of a decoder 31, the outputs of which are connected to two groups. Interval circuits "And 13-15 and" And 16-18. Each group corresponds to a certain sign of the measured error, and each "And in group" scheme corresponds to a definite time interval from which the time interval of each measured error is compared. Thus, the circuit “And 13 (16) corresponds to the interval conventionally equal to one unit, the circuit“ And 14 (17) to two units, etc.) The moment of determining the magnitude and sign of the measured error corresponds to the return of the triggers 20 and 21 to the initial position, what causes the appearance of signals at the output of differentiating units 32 and 33. Depending on the combination that has arisen, one of the AND 13-18 circuits activates, which determines the passage: the corresponding interval counter 25-30 of the signal about the magnitude and sign of the reproduction error of this quantum test transducer.

Таким образом, дл каждого кванта преобразовател формируетс импульс, подсчитываемый каким-либо из интервальных счетчиков 25-30 в зависимости от припадлежности измер емой ошибки к одному из интервалов . Число, записанное в счетчиках, соответствует распределению измер емой ощибки иопытуе.мого преобразовател .Thus, for each converter quantum, a pulse is generated, counted by one of the interval counters 25-30, depending on the order of the measured error to one of the intervals. The number recorded in the counters corresponds to the distribution of the measured error in the test of my converter.

После окончани измерени ошибки очередного кванта преобразовател срабатывает схема «ИЛИ 9, в результате чего сбрасываютс в нулевое положение делитель частоты 23 и счетчик 24, подготавлива схему к из .epeнию ошибки следующего кванта. Блок задержки 34 необходим дл устойчивой работы устройства.After the measurement of the error of the next quantum of the converter is completed, the "OR 9" circuit works, as a result of which the frequency divider 23 and the counter 24 are reset to zero position, preparing the circuit for the next quantum error. The delay unit 34 is necessary for the stable operation of the device.

П р е .п м е т изобретени The invention

Устройство дл определени закона распределени ошибок преобразователей уголкод , содержащее привод равиомерной скорости , жестко св занный с валом испытуемого преобразовател , подключенный к преобразователю блок реальных сигналов, выход которого через первую схему «НЕТ соединен с первым входом первой схемы «ИЛИ, блок эталонных сигналов, подключенный через вторую схему «НЕТ ко второму входу первой схемы «ИЛИ, выход которой соединен со входом счетного триггера.A device for determining the error distribution of transducers of an angle unit containing a raviomeric speed drive, rigidly connected to the shaft of the transducer under test, a block of real signals connected to the transducer, the output of which is connected to the first input of the first OR circuit to the first input of the first circuit OR through the second circuit “NO to the second input of the first circuit“ OR, the output of which is connected to the input of the counting trigger.

интервальные счетчики, подключенные своими входами к выходам интервальных схем «PI, стабилизированный генератор импульсов и делитель частоты, отличающеес тем, что, с целью новышени надежности работы устройства, в него введены счетчик, дешифратор , триггеры, дифференцирующие блоки, блоки задержки, схемы «И и «ИЛИ, цричем первый выход счетного триггера подключен к первым входам первой и второй схем «И, вторые входы которых соединены через блоки задержки соответственно с выходами первой и второй схем «НЕТ, а выходы - с первыми входами соответственно первого и второго триггеров, вторые входы которых подключены ко второму выходу счетного триггера, первые выходы первого и второго триггеров соединены со входами второй схемы «ИЛИ, подключенной своим выходом ко входу третьей схемы «И, вход которой соединен со стабилизированным генератором импульсов, а выход через делитель частоты подключен ко входу счетчика, с выходами разр дов которого соединены входы дешифратора, выходы которого .подключены к первым входам первых и вторых интервальных схем «И, вторые входы которых соответственно через первый и второй дифференцирующие блоки соединены со вторыми выходами нервого и второго триггеров , выходы интервальных схем «И через последовательно соединенные третью схему «ИЛИ и третий блок задержки соединены со входами установки делител частоты и счетчика.interval counters connected by their inputs to the outputs of interval circuits PI, a stabilized pulse generator and a frequency divider, characterized in that, in order to improve the reliability of the device, it introduced a counter, a decoder, triggers, differentiating blocks, delay blocks, and schemes and “OR, the first output of the counting trigger is connected to the first inputs of the first and second circuits“ AND, the second inputs of which are connected via delay blocks respectively to the outputs of the first and second circuits “NO, and the outputs to the first inputs of the corresponding of the first and second triggers, the second inputs of which are connected to the second output of the counting trigger, the first outputs of the first and second triggers are connected to the inputs of the second OR circuit connected to the input of the third AND circuit, whose input is connected to the stabilized pulse generator, and the output through the frequency divider connected to the input of the counter, with the outputs of the bits of which the inputs of the decoder are connected, the outputs of which are connected to the first inputs of the first and second interval circuits "And, the second inputs of which correspond GOVERNMENTAL through the first and the second differentiating units are connected with second outputs of nerves and second flip-flops, the outputs of circuits interval "And a third series-connected circuit" OR and the third delay unit connected to the setting inputs of the frequency divider and a counter.