SU416857A1 - - Google Patents

Info

Publication number
SU416857A1
SU416857A1 SU1738614A SU1738614A SU416857A1 SU 416857 A1 SU416857 A1 SU 416857A1 SU 1738614 A SU1738614 A SU 1738614A SU 1738614 A SU1738614 A SU 1738614A SU 416857 A1 SU416857 A1 SU 416857A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
voltage
linear
discharge
input
Prior art date
Application number
SU1738614A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1738614A priority Critical patent/SU416857A1/ru
Application granted granted Critical
Publication of SU416857A1 publication Critical patent/SU416857A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Изобретение относитс  к нелн.неиным цифроаналоговЫМ преобразовател м и может быть использовано ири разработке и исследовании линейных и нелинейных систем автоматического регулировани , в моделиру1они1х системах , -нри исследовании акустических и гидроакустических сигналов, :колебательных процессов iB различных механических системах.The invention relates to non-digital analog-to-analog converters and can be used to develop and study linear and non-linear automatic control systems, in modeling systems, —through the study of acoustic and hydroacoustic signals, iB oscillatory processes of various mechanical systems.

Известен преобразователь, содержан ий реверсивный счетчик, соединенный через ключи с соответствующими линейными делител ми нанр жени , и суммирующее устройство.A known converter, comprising a reversible counter connected through keys to the corresponding linear dividers of the device, and a summing device.

Одна:ко известный нреобразователь нмеет огра ниченные функциональные возможности.One is: a co-known instructor has limited functionality.

Применение в 1преобразователе двоично-дес тИчного счетч:ика .не обеспечивает подного использовани  оборудовани , так как не используютс  все возможности состо ни  счетчика .The use of a binary decimal counter: ik in the 1 converter does not provide for the use of the equipment, since all the possibilities of the counter state are not used.

Целью изобретени   вл етс  расши|рен«е функциональных возможностей лреобра.зо1вател .The aim of the invention is to expand the functionality of the front-end player.

Дл  этого в него еведен операцио«ный усилитель , ВЫХОД которого соединен со входом onopiHoro напр жени  шервого линейного делител  напр жени , управл емого старшим разр дом реверсивного счетчика, а один .вход операционного усилител  подключен К выходу BTOiporo линейного делител  напр жени , управл емого старшим разр дом реверсивного To do this, it is equipped with an operational amplifier, the OUT of which is connected to the onopiHoro input of the voltage of the first linear voltage divider controlled by the high-voltage counter of the reversing counter, and one input of the operational amplifier is connected to the output of the BTOiporo linear voltage divider that is controlled by the senior reversible grade

99

счетчика, BTOpoii вход операционного усплнгел  через делитель напр жени  соединен с источником опорного Напр жени , а выход третьего линейного делител  напр жени , управл емого .старшим разр дом реверсивного счетчика , подключен ко входу опорного на пр жени  четвертого линейного делител  напр жени , управл емого младшими разр дами реверсивного счетчика.BTOpoii, the input of the operational range through the voltage divider is connected to the source of the reference voltage, and the output of the third linear voltage divider controlled by the highest discharge counter of the reversible counter, is connected to the input of the reference voltage of the fourth linear voltage divider controlled by the younger discharge counter bits.

Изобретение по снено чертежом.The invention is illustrated in the drawing.

На чертеже приведена блок-схема преобразовател . Преобразователь код-.напр жеиие содержит реверсивпьп .двоичный счетчик 1, состо щий из разр да т дл  получени  ступеней и разр да и длл получени  границ ЛНиейных участков.The drawing shows a block diagram of the Converter. The code-converter converter contains a reversing binary counter 1, consisting of a discharge for obtaining steps and a discharge, and for obtaining the boundaries of the linear sections.

Выходы разр да m .реверсивного двоичного счетчика 1 соеди15ены через .ключи 2 .со входами линейного делител  напр жени  3. Опорное иа1пр жение L/on на делитель напр жени  3 подаетс  с выхода делител  нап р жеип  4, входы которого через ключи 5 .соединены с выходами разр да п реверсивного двоиЧНого счетчика 1. На делитель .напр жени  4 .подаетс  опорное иапр л ение f/on, с любого источника . Выходы разр да п реверсивного двоичного счетчика 1 1соединены через ключи 6 со входами делител  на.пр жени  7, опорное напр жепие нл который подаетс  с выхода опсраи :оП1ог.:) уги.-щтел- 8. Одни из входоиThe outputs of the discharge m. Of the reversible binary counter 1 are connected via the keys 2. With the inputs of the linear voltage divider 3. The reference and the voltage L / on to the voltage divider 3 are fed from the output of the divider voltage 4, whose inputs through the keys 5 are connected with outputs of the discharge double-counter double counter. 1. A divider of voltage 4. is supported by reference f / on, from any source. The outputs of the discharge of the reversible binary counter 1 1 are connected via keys 6 to the inputs of divider line 7, a reference voltage nl which is fed from the output of the switch: o1og. :) ugi.-schtel- 8. One of the inputs

33

операционного усилител  8 соединен с выходом делител  напр жени  9, входы .которого соединены через ключи 10 с выходами разр да п реверсивного двоичного счетчика 1. На второй вход операционного усилител  8 .подаетс  опорное ашпр жение Uou, с любого источника через резистор П. Выходы делителей на.П|р жени  3 и 7 соединены со входол суммирующего усчройства 12. Второй вход суммирующего устройства 12 соединен с йыходом счетчика 1.operational amplifier 8 is connected to the output of the voltage divider 9, the inputs of which are connected via switches 10 to the outputs of the discharge of the reverse binary counter 1. The second input of the operational amplifier 8. is supplied with reference voltage Uou, from any source through a resistor P. Divider outputs Appointments 3 and 7 are connected to the input of the summing device 12. The second input of the summing device 12 is connected to the output of the counter 1.

Преобразователь работает следующим образом .The Converter operates as follows.

Входные импульсы, поступающие на вход реверсивного двоичного счетчика 1, Преобразуютс  на выходе его в двоичный код, содержащий разр д т, максимальный «од которого соответствует числу ступенек на линейном участке (мелкие делени ) И разр д п, .максимальный КОД которого соответствует числу линейных участков аппроксимирующей функции (крупные делени ).The input pulses fed to the input of the reversible binary counter 1 are converted at its output into a binary code containing a discharge, the maximum of which corresponds to the number of steps in a linear segment (small divisions) and the discharge p, the maximum CODE of which corresponds to the number of linear areas of approximating function (large divisions).

Выход разр да т реверсивного двоичного счетчика 1 через жлючи 2 управл ет ли}1ейиым дел-ителем напр жени  3. Соответственло ..Квду, записанному в разр де т счетчика 1, к опорно-му Напр жению подключаетс  соответствуюн1.ее число весовых резисторов делител  лшпр ж&ни  3 и на выходе последнего фор1мируютс  ступеньки Линейных участков аппроксимирующей фувкции.The output of the discharge of the reversible binary counter 1 through the gate 2 controls whether the 1st voltage delimiter 3 controls. Accordingly. By the time recorded in the discharge of the counter 1, the corresponding number of the weight resistors of the divider is connected to the voltage reference. The liner & 3 and at the output of the latter are formed the steps of the Linear sections of the approximate approximation.

Изменение веса стуненек (t/on) при переходе от одного линейного участка к другому осун ествл етс  делителем напр жени  4, которым управл ет разр д п реверсивного двоичного Счетчика 1 через ключи 5. Соответственно коду, записанно:му в разр де п счетчика 1, :К опорному напр жению f/onj подключаетс  соответствующее число весовых резисторов делител  напр жени  4.Changing the weight of the stunenek (t / on) during the transition from one linear section to another is driven by a voltage divider 4, which is controlled by the discharge n of the reversible binary Counter 1 through the keys 5. According to the code written in the discharge n of the counter 1 ,: The corresponding number of voltage resistors of the voltage divider 4 is connected to the reference voltage f / onj.

Границы линейных участков функции формируютс  линейным делителем на пр жени  7, на вход которого подаетс  о.порное на.пр жение , измен ющеес  при но ощп операци4The boundaries of the linear sections of the function are formed by a linear divider on the strand 7, to the input of which an alternating stress is applied, which varies with operation.

онного усилител  8 и линейного делител  напр жени  9 .соответственно КОду, записанному в разр де п счетчика 1 через ключи 10. Напр жение на выходе делител  напр жени  7of the amplifier 8 and the linear voltage divider 9. According to the code written to the discharge of counter 1 through the keys 10. The output voltage of the voltage divider 7

также измен етс  кодом разр да п 1счетчи ка 1 через ключи 6.Also, it is changed by the digit code of 1 counter 1 through keys 6.

При работе счетчика 1 на сложение суммируюн ее устройство 12 производит сложение напр женпй с выходов делителей напр  сени When counter 1 is in operation, summing up its device 12 produces addition of voltages from the outputs of the dividers

3 н 7. Прн эюм нолучаетс  перва  четверть сннусоиды.3 n 7. Prn eum noluchaets first quarter of snusoids.

При работе счетчика 1 на вычитание формируетс  втора  четверть синусОИды. Отрицательна  полуволна синусоиды получаетс  приWhen counter 1 is in operation, the second quarter sine wave is formed. The negative half-wave of a sine wave is obtained when

нодаче сигнала дл  иЗ|Менени  пол рности на суммирующее устройство 12 с реверсивного счетчика 1. Такнм образом на выходе сум.мирующего устройства 12 нолучаетс  требуема  функци .supplying a signal for polarization to the summing device 12 from a reversible counter 1. Thus, at the output of the sum of the measuring device 12, a desired function is obtained.

Предмет изобретени Subject invention

Преобразователь код-напр жение, содержащий реверсивный счетчик, соединенный через ключи с соответствуюндами линейными делител ми напр жени , и сум1мирующее устройство , отличающийс  тем, что, с целью расщирени  функциональных возможностей нреобразовател , в него введен операционный усилитель, выход которого соединен со входомA code-voltage converter containing a reversible counter connected via keys to corresponding linear voltage dividers and a summing device, characterized in that, in order to extend the functionality of the converter, an operational amplifier is inserted in it, the output of which is connected to the input

опорного напр жени  первого линейного делител  напр жени , управл емого старшим разр дом раверСИвного счетчика, а один вход операционного усилител  Подключен к выходу второго линейного делител  напр жени , управл емого старшим разр дом реверсивного счетчика, другой вход операционного усилител  через делитель напр жени  соединен с источником опорного напр жени , а выход третьего линейного делител  напр жени , управл емого старщпм разр дом реверсивного счетчика, подключен ко входу опорного напр жени  четвертого линейного делител  нанр жени , управл емого младшими разр да .мн реверсивного счетчика.the reference voltage of the first linear voltage divider controlled by the high bit of the equalizer counter, and one input of the operational amplifier Connected to the output of the second linear voltage divider controlled by the high bit of the reversible counter, the other input of the operational amplifier is connected to the source through a voltage divider the reference voltage, and the output of the third linear voltage divider, controlled by the start discharge of the reversing counter, is connected to the input voltage of the fourth linear voltage divides l nanr voltage controlled by a least significant bit down counter MH.

SU1738614A 1972-01-10 1972-01-10 SU416857A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1738614A SU416857A1 (en) 1972-01-10 1972-01-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1738614A SU416857A1 (en) 1972-01-10 1972-01-10

Publications (1)

Publication Number Publication Date
SU416857A1 true SU416857A1 (en) 1974-02-25

Family

ID=20500367

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1738614A SU416857A1 (en) 1972-01-10 1972-01-10

Country Status (1)

Country Link
SU (1) SU416857A1 (en)

Similar Documents

Publication Publication Date Title
US3745555A (en) Nonlinear charge redistribution pcm coder
SU416857A1 (en)
GB1360943A (en) Digital-to-analogue converters
KR850002717A (en) D / A conversion
US3577138A (en) Feedback type pulse amplitude modulation coding system
SU403048A1 (en) DIGITAL-ANALOG CONVERTER
US3482084A (en) Method and device for obtaining voltage representing a predetermined function and for linearization of nonlinear operating characteristics of frequency-measuring transducers adapted to determine physical values
SU926679A1 (en) Function generator
SU873405A1 (en) Analog/digital converter
SU620018A1 (en) Analogue-to-digital conversion device
SU809125A1 (en) Function generator
SU596977A1 (en) Digital function synthesizer
JPS5689090A (en) Time sounding device
GB989740A (en) Improvements in or relating to digital voltmeters
SU1010617A1 (en) Function generator
SU949803A2 (en) Device for converting parallel code to pulse repetition frequency
KR940006512Y1 (en) D/a converter
SU877592A1 (en) Multi-channel angle-to-code converter
SU449445A1 (en) Analog-digital multiplying device
SU834896A1 (en) Device for checking digital-analogue converter errors
SU851429A1 (en) Multi-channel digital-analog calculator
SU661789A1 (en) Encoder with delta-modulation and pulse-code modulation
SU885947A1 (en) Device for regulating digitizing level
SU647688A1 (en) Function generator
SU1088020A1 (en) Periodic oscillator