SU449445A1 - Analog-digital multiplying device - Google Patents
Analog-digital multiplying deviceInfo
- Publication number
- SU449445A1 SU449445A1 SU1904421A SU1904421A SU449445A1 SU 449445 A1 SU449445 A1 SU 449445A1 SU 1904421 A SU1904421 A SU 1904421A SU 1904421 A SU1904421 A SU 1904421A SU 449445 A1 SU449445 A1 SU 449445A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuits
- inputs
- output
- integrator
- input
- Prior art date
Links
Landscapes
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Description
АНАЛОГОи,ЦИФРОВС)1Ё МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВОANALOGUE, DIGITAL) 1E POSSIBLE-PERFORMANCE DEVICE
Изобретение относитс к электроизм рительной технике.This invention relates to an electrical measuring technique.
Известны аналого-цифровые множительноделительные устройства, содержащие нуль-Ърган, входы которых подключены к выходу генератора пилообразного напр жени , выполненному на интеграторе, входы которого через соответствующие ключи подключены к источникам разнопол рных опорных напр жений, выходы нуль-органов соединены с одними входами соответствую щих схем И, реверсивный счетчик, генератор пр моугольных импульсов, соединенный со входом вентил , блок управлени .Analog-digital multiplying devices are known that contain null-argan, the inputs of which are connected to the output of a sawtooth generator made on the integrator, the inputs of which are connected to the sources of different polarity voltages through corresponding switches with the same inputs And circuits, a reversible counter, a generator of rectangular pulses connected to the input of the valve, a control unit.
Предлагаемое устройство отличаетс тем, что, с целью расширени функциональ ных возможностей, в него введены две дополнительные схемы И, две схемы ИЛИ, дополнительный нуль-орган, схемы задержки и функциональный измеритель- лый частотный преобразователь, вход которого подключен к выходу интегратора и входу дополнительного нуль-органа, а выход через схемы задержки соединен соThe proposed device is distinguished by the fact that, in order to expand its functional capabilities, two additional AND schemes, two OR schemes, an additional null organ, delay circuits, and a functional frequency converter, whose input is connected to the integrator's output and the additional input, are introduced into it. null organ, and the output through the delay circuits is connected to
вторыми входами соответствующих схем И и непосредственно с одними входами двух дополнительных схем И, вторые входы которых подключены к выходу блока управлени , а выходы - к одним входам двух схем ИЛИ, вторые входы которых подключены к выходу вентил , остальные соединены соответственно с выходами двух групп нуль-органов. Выходыthe second inputs of the corresponding And circuits and directly with one inputs of two additional And circuits, the second inputs of which are connected to the output of the control unit, and the outputs to the same inputs of two OR circuits, the second inputs of which are connected to the output of the valve, the others are connected respectively to the outputs of two zero groups -organs Outputs
схем ИЛИ через реверсивный счетчик подключены к блоку управлени .OR circuits are connected via a reversible counter to the control unit.
На фиг.1 представлена блок-схема множительно-делительного устройства; на фиг.2 приведены временные диаграммы,Figure 1 presents the block diagram of the multiplying-separating device; figure 2 shows the timing diagrams,
по сн ющие работу схемы.reading the schemes.
Выходы нуль-органов 1-4 через схемы И 5-8 соединены со входами схем ИЛИ 9,10. Источники опорных напр жений 11 и 12 через ключи 13 и 14 св заныThe outputs of the zero-bodies 1-4 through the circuit And 5-8 connected to the inputs of the circuit OR 9,10. Sources of reference voltages 11 and 12 are connected via keys 13 and 14
со схемой И 15 (интегратором). Выход схемы И 15 соединен со входами функционального измерительного частотного преобразовател (ФИЧП) 16 и нульорганов 1 - 4,17, Выход источникаwith the circuit And 15 (integrator). The output of the circuit 15 is connected to the inputs of the functional measuring frequency converter (PIChP) 16 and null-bodies 1–4.17, the source output
опорного напр жени 12 подключен ко второь)у выходу функционального измерительного частотного преобразовател 16 выход которого через схемы задержки 1 21 и схемы И 5 - 8,22,23 соединен со схемами ИЛИ 9, 10.-Вьссоды схем , 1О через реверсивньгй счетчйк 24 подключены к блоку управлени 25, вькоды которого, схзединены с ключами 13, 14, схемами И 22, 23 и вентилем 26. Генератор пр моугольных импульсов 27 через вентиль 26 подключ к Схемам ИЛИ 9 и Ю, а выход нульоргана 17 подключен к блоку управлени 2В, , / : . . , , ,: Предлагаемое множИтельно-делительно устройство вьшолн ет одерацию типа . . . к ПХа. у .чУ /j . Д т 1 Операци умножени и делени замен етс логарифмированием, сложением и вычитанием с последующим антилогарифм рованием: . «C/ Akif- x-e.... Г1Уггг.a/tit €п,% Работает устройство следующим обра- зом. В- исходном состо нии на входы нульорганов 1-4 поданы входные величины V у 1 2ключи 13,14 закрыты. По команде пуск с блока управлени 25 открьшаетс ключ 13, и напр жение У от источника опорного напр жени 12 поступает на вход интегратора 15. Выходное напр жение интегратора 15 подаетс на вторые входы нуль-органов 4 и на вход функционального измеритель ного частотного преобразовател 16, выходна частота Которого обратно про- поршюнальна времени. Импульсы с преобразовател 16 пода ютс на входы линий задержки 1&-21, которые задерживают импульсы на врем i; ,-,v/X/b,, но не превышающее времени, соответству щего периоду его максимальной частоты, Сдвинутые во времени импульсы через схемы И 5-8 и схемы ИЛИ 9,1О поступают на соответствующие входы реверсивного счетчика 24. Импульсы X rv со схем И р,6, управ л емых нуль-органами 1,2 подаютс на суммирующий вход реверсивного счетчика 24, а импульсы У, У,..., УГМ со схем ,8, управл емых нуль-органами 3,4у - на вычитающий вход. Как только выходное напр жение интегратора достигает зна чени любой .входной величины (X ,., Х, У ,.,., У/72,), соответствующий нуль-орган прекращает поступление импульсов на счетчик через схему И, с которой ои соединен (фиг.2). После того как сработают- все нульорганы , в реверсивном счетчике 24 оказываетс число ... + NnrNrf -N n Xi tfiXji ХлГ- fiy -tfty. .. Днтилогарифмирование в устройстве выполн ют генератор импульсов 27, схемы И 22,23, вентиль 26, нуль-орган 17, источник опорного напр жени 11 и ключ 13. По кома1зде с блока управлени 25 ; открьшаетс ключ 14 и напр жение от источники 12 подаетс на интегратор 15. При этом нуль-орган 17 отключен и включены схемьг И 22,23. С функцио нального Измерительного частотного преобразовател 16 импульсы поступают через схему И 22 или И 23 и схемы ИЛИ 9,1О на (+) илги (-) реверСи&ног4 Счетчика 24Jв зависимости от знака полученного логарифма-ИСпИсывакЗт число Л/Зй Выходна частота функционального измерительного частотного преобразовател , как и при логарифмировании, обратно пропорциональна времени. Количество импульсов, поступающих на вход счетчика 24, определ етс из уравнени NK- )di-en..tH при tj, N f/iix. При переходе счетчика 24 через нуль блок управлени 25 выдает команду, по которой схема И (22 или 23), и ключ 14 аакрьшаютс , включаютс нульорган 17, ключ 13 и вентиль 26. В этот момент времени /Vx-W j т.е. C-n,t)( СпИ и, следовательно, tx .the reference voltage 12 is connected to the second) at the output of the functional measuring frequency converter 16, the output of which is connected through the delay circuits 1 21 and the circuits AND 5 to 8,22,23 with the circuits OR 9, 10.-Vssody circuits, 1О through the reversible counter 24 are connected to the control unit 25, whose codes are connected to the keys 13, 14, the AND 22, 23 circuits and the gate 26. The square pulse generator 27 is connected via the gate 26 to the OR 9 and Yu circuits, and the output of the null organ 17 is connected to the control unit 2B, , /:. . ,,,: The proposed multiply-dividing device accomplishes an oderation of type. . . to pha. y.chU / j. D t 1 The multiply and divide operation is replaced by logarithmization, addition and subtraction followed by anti-logarithm:. “C / Akif-x-e .... G1Ugg. A / tit € n,% The device works as follows. In the initial state, the inputs of the nullorgans 1–4 are supplied with input values V at 1 2 keys 13,14 closed. The command start from the control unit 25 opens the key 13, and the voltage Y from the source of the reference voltage 12 is fed to the input of the integrator 15. The output voltage of the integrator 15 is fed to the second inputs of the zero-organs 4 and to the input of the functional measuring frequency converter 16, output frequency of which is inversely piston time. The pulses from converter 16 are fed to the inputs of delay lines 1 & 21, which delay the pulses by time i; , -, v / X / b ,, but not exceeding the time corresponding to the period of its maximum frequency, Pulses shifted in time through AND 5-8 circuits and OR 9.1O circuits arrive at the corresponding inputs of the reversing counter 24. Pulses X rv with And p, 6 circuits controlled by zero-bodies 1,2 are fed to the summing input of a reversible counter 24, and pulses Y, U, ..., UGM from circuits 8 controlled by zero-bodies 3,4u to the subtractive entrance. As soon as the output voltage of the integrator reaches the value of any input value (X,., X, Y,.,., Y / 72,), the corresponding zero-body stops the flow of pulses to the counter through the circuit I, with which it is connected ( 2). After all the nullorgans work, in the reversible counter 24 it turns out the number ... + NnrNrf -N n Xi tfiXji HlG-fiy -tfty. .. The logging in the device is carried out by a pulse generator 27, circuits AND 22.23, a valve 26, a zero-body 17, a source of reference voltage 11, and a key 13. From a control unit 25; The key 14 is unlocked and the voltage from the sources 12 is fed to the integrator 15. In this case the null-organ 17 is turned off and the circuit 22,23 is switched on. From the functional Measuring frequency converter 16, the pulses come through AND 22 or AND 23 and OR 9.1O circuits to (+) or (-) reverser & 4 counter 24J depending on the sign of the obtained logarithm-ISPIwiqt L / L number Functional measuring output frequency the frequency converter, as in logarithmization, is inversely proportional to time. The number of pulses arriving at the input of counter 24 is determined from the equation NK-) di-en..tH for tj, Nf / iix. When the counter 24 passes through zero, the control unit 25 issues a command whereby the AND circuit (22 or 23) and the key 14 are closed, the null organ 17, the key 13 and the gate 26 are turned on. That is, at that time point / Vx-W j. Cn, t) (SPI and, therefore, tx.
т.е. в этот момент напр жение на выходе интегратора 15those. at this moment the voltage at the output of the integrator is 15
..
Теперь на вход интегратора подаетс с источника напр жени 11 напр жение противоположной поп рности, и напр жение на его выходе понижаетс . При этом от генератора 27 через вентиль 26 и схему ИЛИ (9 или 10) на счетчик 24 поступают импульсы с частотой J (J .Как только напр жение на вьвсоде интегратора 15 достигает нулевого уровн , нульорган 17 через блок управлени 25 зак- рьшаёт вентиль 26. В счетчик 24 записываетс число .Now the voltage of the opposite voltage is supplied to the integrator input from the voltage source 11, and the voltage at its output decreases. At the same time, from the generator 27 through the gate 26 and the OR circuit (9 or 10), the counter 24 receives pulses with a frequency J (J. As soon as the voltage at the outboard of the integrator 15 reaches zero, the null organ 17 closes the valve 26 through the control unit 25 A number is recorded in counter 24.
V ix%2rV ix% 2r
Таким образом, предлагаемое устрой- ство позвол ет вьшолн ть операции рифмнрованин и потенциироваввга за два такта. На его можно строить разно.образные функциональные преобразователи в частности множительно-делительные устройства.Thus, the proposed device allows performing the operations of rhyme and potentiation in two cycles. Different functional transformers, in particular, multiplying-dividing devices can be built on it.
Предмет изобретени Subject invention
Аналого -цифровое множительно-дели тельное устройство, содержащее нульорганы , входы которых подключены кAn analog-digital multiplying-sharing device containing nullorgans whose inputs are connected to
ВAT
выходу генератора пилообразного нацр жени , выполненному на интеграторе, входы которого через соответствующие ключи подключены к источникам разнопол рных опорных напр же{шй, выходы .нуль-органов соединены с одними входами соответствующих схем И, реверсивный счетчик, генератор пр мЬугольных импульсов, соединейный со входом ве тил , блок управлени , отличающ е е с уЯ тем, что, с целью расширени /функциональных возможностей, в него .введены две доподнительны;б Схемы И,the output of a sawtooth national generator made on the integrator, the inputs of which through the corresponding switches are connected to sources of different polarity reference voltages {outputs, the outputs of the zero organs are connected to the same inputs of the respective circuits And, a reversible counter, a generator of rectangular pulses, connected to the input The control unit, which distinguishes it with the fact that, for the purpose of expansion / functionality, two additional ones are introduced into it;
две схемы ИЛИ, дополнительный нуль-орган, схемы задержки и функциональный измеритедьньй частотный преобразователь, вход которого подключен, к выходу интегратора и входу дополнительного нуль-органа, а выход через схемы задержки соединен со вторыми входами Соответствующих схем И и непосредствешю- с одними входами двух дополнительных схем И, вторые входы которых подключены к выходу блока управлени , а выходы - к одним входам двух схем ИЛИ, вторые входы которых подключены к выходу вентил , а остальнью соединены соответственно с выходами двух групп нуль-органов, выходы схем ИЛИ через реверсивный счетчик подключены К блоку управлени .two OR circuits, an additional null organ, delay circuits and a functional measuring frequency converter, the input of which is connected, to the integrator output and an input of the additional null organ, and the output is connected via the delay circuits to the second inputs of the corresponding AND circuits additional circuits And, the second inputs of which are connected to the output of the control unit, and the outputs - to the same inputs of two OR circuits, the second inputs of which are connected to the output of the valve, and the rest are connected respectively to the outputs of two x groups of zero-organs, the outputs of the OR circuits are connected to the control unit via a reversible counter.
Фиг i f,x л„ W4/7 ) I- I I I I м I i Trt |м| I I I IFig i f, x l „W4 / 7) I- I I I I m I i Trt | m | I I I I
t/7//t / 7 //
NfNf
лЛll
/v , I I I/ v, I I I
-ьЛ/,-l
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1904421A SU449445A1 (en) | 1973-04-06 | 1973-04-06 | Analog-digital multiplying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1904421A SU449445A1 (en) | 1973-04-06 | 1973-04-06 | Analog-digital multiplying device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU449445A1 true SU449445A1 (en) | 1974-11-05 |
Family
ID=20548582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1904421A SU449445A1 (en) | 1973-04-06 | 1973-04-06 | Analog-digital multiplying device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU449445A1 (en) |
-
1973
- 1973-04-06 SU SU1904421A patent/SU449445A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU449445A1 (en) | Analog-digital multiplying device | |
GB1347776A (en) | Pulse charge to voltage converter | |
US3456099A (en) | Pulse width multiplier or divider | |
SU434593A1 (en) | FOLLOWING INTEGRATING ANALOG-DIGITAL CONVERTER | |
US4204267A (en) | Digital control device for d.c. thyristor-pulse converter | |
SU900293A1 (en) | Multiplying device | |
SU413501A1 (en) | ||
SU453647A1 (en) | DIGITAL INFRARED FREQUENCY WIDEBAND PHASOMETER OF INSTANT VALUES | |
SU436362A1 (en) | DEVICE FOR MULTIPLICATION AND STRESS VOLUME | |
SU498734A1 (en) | Voltage converter to conveyor type code | |
SU547966A1 (en) | Code to analog converter | |
SU377728A1 (en) | DIGITAL PROPORTIONAL AND INTEGRAL | |
SU511600A1 (en) | Logarithmic functional converter | |
SU1403362A1 (en) | Method of time-pulse conversion of analog signal | |
SU731577A1 (en) | Device for pulse-time conversion | |
KR940006512Y1 (en) | D/a converter | |
SU442486A1 (en) | Voltage integrator | |
RU2240568C1 (en) | Integral transformer | |
SU744951A1 (en) | Scaling device | |
SU1088113A1 (en) | Phase-shift-to-time interval converter | |
SU658695A1 (en) | Static converter phase control arrangement | |
RU2240569C1 (en) | Integral transformer | |
SU1418768A1 (en) | Hybride integration device | |
SU410419A1 (en) | ||
SU790099A1 (en) | Digital pulse repetition frequency multiplier |