SU416722A1

SU416722A1 - PHASE CONVERTER - PULSE SEQUENCE

Info

Publication number: SU416722A1
Application number: SU1727469A
Authority: SU
Priority date: 1971-12-21
Filing date: 1971-12-21
Publication date: 1974-02-25

Description

1one

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл преобразовани угла поворота или величины перемещени в двоичный код, когда входна информапи представлена в виде сдвига фазы напр жени , а выходна информапи должна быть представлена в виде двух последовательностей импульсов.The invention relates to automation and computing and can be used to convert a rotation angle or displacement amount into a binary code when the input information is represented as a voltage phase shift, and the output information must be represented as two sequences of pulses.

Одним из основных требований, которому должен удовлетвор ть преобразователь фаза- последовательность импульсов ввиду невосполнимости потерь информации, вл етс такое структурное построение, которое обеспечивает отсутствие лишних импульсов или потерю импульсов, несущих информацию, при случайных сбо х и помехах.One of the basic requirements that a phase-to-sequence impulse converter must satisfy is due to the irreplaceable loss of information that is such a structure that ensures the absence of unnecessary impulses or the loss of impulses carrying information in the event of accidental disturbances and interferences.

Одним из наиболее эффективных способов повышени помехозащищенности вл етс построение схемы устройства в виде импульсной след щей системы, в которой выходной импульс вл етс одновременно импульсом обратной св зи.One of the most effective ways to improve noise immunity is to construct a circuit in the form of a pulse tracking system, in which the output pulse is simultaneously a feedback pulse.

В известном преобразователе фаза - последовательность импульсов, содержащем импульсный датчик, фазовый датчик, схему «ИЛИ, кольцевой делитель, схему «Запрет, формирователь выходных импульсов и схему задержки, импульсы с двух соседних элементов кольцевого делител , равные по длительности периоду заполн ющей частоты, поступают на схему «Запрет, причем предыдущий импульс записывает, а последующий - считывает информацию. Если импульс, сформированный от переднего фронта сигнала фазовогоIn a known phase converter, a sequence of pulses containing a pulse sensor, a phase sensor, an OR circuit, a ring divider, a Ban circuit, an output pulse driver and a delay circuit, pulses from two adjacent elements of the ring divider, equal in duration to the filling frequency period, to the “Prohibition” scheme, the previous pulse records, and the next one reads the information. If the pulse generated from the leading edge of the phase signal

датчика, приходит во времени между импульсами кольцевого делител , то выдачи сигнала на выходе схемы «Запрет нет.the sensor arrives in time between the pulses of the annular divider, then the output of the signal at the output of the circuit “No ban.

Когда изменение фазы сигнала фазового датчика достигнет величины прин тойWhen the phase change of the phase sensor signal reaches the value received

дискретности, импульс, сформированный по его переднему фронту, выйдет за пределы временного интервала, образованного импульсами делител , и на выходе схемы «Запрет при очередном заполнении по витс импульс.discreteness, the impulse formed on its leading edge will go beyond the time interval formed by the divider pulses and the output of the “Forbid at the next fill-in circuit will have a pulse.

Этот импульс проходит на выход устройства и одновременно через схему «ИЛИ в делитель, где, суммиру сь с импульсами импульсного датчика, смещает импульсы упом нутых элементов кольцевого делител на один периодThis impulse passes to the output of the device and simultaneously through the OR circuit to the divider, where, summing with the pulses of the pulse sensor, shifts the pulses of the mentioned elements of the annular divider by one period

частоты импульсного датчика, так, что импульс фазового датчика вновь окажетс между ними.the frequency of the pulse sensor so that the pulse of the phase sensor is again between them.

Однако в известном устройстве, во-первых, обратна св зь с выхода устройства на входHowever, in the known device, firstly, the feedback from the device output to the input

кольцевого делител через схему «ИЛИ обусловливает возможность сдвига импульсов кольцевого делител только в одну сторону. Это, в свою очередь, дает возможность импульсам делител следить за импульсомring splitter through the scheme "OR makes the possibility of a shift of the pulses of the ring splitter only in one direction. This, in turn, allows the impulse pulses to follow the impulse

фазового датчика с рассогласованием, эквивалентным выбранной днскретности, только при приращени х фазы одного знака. Приращение фазы противоположного знака даже при его величине, равной дискретности, вызовет по вление на выходе устройства начки импульсов, причем число импульсов в пачке будет лишь на единицу меньше числа полностью заполн ющих кольцевой делитель периодов частоты импульсного датчика. Указанное делает невозможным применение известного преобразовател непрерывного изменени фазы в системах управлени , где возможны приращени фазы обоих знаков.a phase sensor with a mismatch equivalent to the selected discreteness, only at phase increments of one character. An increment of the phase of the opposite sign, even when its value is equal to the discreteness, will cause the puller to appear at the output of the device, and the number of pulses in a pack will be only one less than the number of periods of the pulse sensor that completely fill the ring divider. This makes it impossible to use the known continuous phase change converter in control systems where the phase increments of both signs are possible.

Кроме того, во-вторых, на выходе известного устройства и его цепи обратной св зи импульсы по вл ютс вс кий раз, как только импульс фазового датчика оказываетс вне временного промежутка между импульсами кольцевого делител . Сбой же любого элемента кольцевого делител неизбежно приводит к смещению его импульсов так, что импульс фазового датчика окажетс вне промежутка между ними и на выходе по в тс лищние импульсы. Иными словами, устройство дл преобразовани непрерывного сдвига фазы имеет низкую помехозащищенность по отнощению к случайным сбо м.In addition, secondly, at the output of the known device and its feedback circuit, the pulses appear all the time as soon as the pulse of the phase sensor is outside the time interval between the pulses of the annular divider. The failure of any element of the annular divider inevitably leads to the displacement of its pulses so that the pulse of the phase sensor will be outside the gap between them and the output pulses will be output. In other words, a device for converting a continuous phase shift has low immunity to random crashes.

В третьих, импульсы кольцевого делител отслеживают перемещение импульса фазового датчика на величину только одного периода заполн ющей частоты импульсного датчика за период сигнала с выхода фазового датчика. Это означает, что сбой кольцевого делител , вызвавший смещение его импульсов во времени на несколько периодов, обусловливает потерю устройством работоспособности в течение Л - п периодов напр жени фазового датчика: .(здесь Л - число периодов напр жени импульсного датчика, полностью заполн ющих кольцевой делитель; п - число периодов напр51жени импульсного датчика, на которое произошло смещение импульсов кольцевого делител ).Third, the pulses of the annular divider track the movement of the pulse of the phase sensor for the magnitude of only one period of the filling frequency of the pulse sensor during the period of the signal from the output of the phase sensor. This means that the failure of the ring splitter, which caused its pulses to shift in time by several periods, causes the device to lose its operability during the L - n periods of the voltage of the phase sensor:. (Here L is the number of voltage periods of the pulse sensor that completely fill the ring divider ; n is the number of periods of the pulse sensor, by which the pulses of the annular divider have shifted).

В-четвертых, отсутствие блокировки цепи обратной св зи и выхода устройства в момент совпадени имиульса фазового датчика с одним из импульсов кольцевого делител вл етс преп тствием к использованию устройства дл преобразовани непрерывного изменени фазы и в системах с односторонним приращением фазы при малых скорост х ее изменени , так как даже в отсутствие приращени фазы на практике неизбежно вление дрожани фазового импульса вследствие помех и нестабильности работы формировател фазового имиульса. Это дрожание в точках, кратных величине выбранной дискретности, эквивалентно двустороннему приращению фазы и приводит к сбо м, т. е. к потере информации.Fourth, the absence of blocking of the feedback circuit and the output of the device at the moment when the phase sensor imimus coincides with one of the pulses of the ring divider is an obstacle to using the device for converting continuous phase change and in systems with one-sided phase increment at low speeds , since even in the absence of phase increment in practice, the phenomenon of jitter of the phase pulse due to interference and instability of the phase immersion driver is unavoidable. This jitter at points multiples of the selected discreteness is equivalent to a two-sided phase increment and leads to a failure, i.e., to loss of information.

Цель изобретени - повыщение помехоустойчивости и надежности работы устройства при восстановлении после случайного сбо в течение одного периода питающего фазовый датчик напр жени и повыщение помехозащищенности устройства по отношению к случайным сбо м его логических элементов, а также повышение его помехозащищенности по отношению к электростатическим и электромагнитным помехам, вызывающим дрожание фазового импульса во времени.The purpose of the invention is to increase the noise immunity and reliability of the device when recovering from one phase of the supply voltage sensor and increasing the noise immunity of the device in relation to the random losses of its logical elements, as well as increasing its noise immunity with respect to electrostatic and electromagnetic interference, causing a jitter of a phase pulse in time.

Это достигаетс тем, что в известное устройство введены след щий счетчик, синхронизатор , дешифраторы и две схемы «И, причем счетиый вход след щего счетчика соединенThis is achieved in that a known counter, a synchronizer, decoders, and two AND circuits are introduced into a known device, the counter input of the next counter being connected

с выходом генератора тактовых импульсов, выходы разрывов след щего счетчика соединены со входами дещифраторов, вход установки в нуль след щего счетчика соединен с первым выходом синхронизатора, второй вход которого соединен с выходом вентил , второй вход - с выходом генератора тактовых импульсов, второй выход - с первыми входами схем «И, второй вход каждой из которых соединен с выходом соответствующего дешифратора, а выход - со входом соответствующего усилител . На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - временна диаграмма работы устройства.with the output of the clock generator, the outputs of the breaks of the follow-up counter are connected to the inputs of the decipherors; the first inputs of the circuits "And, the second input of each of which is connected to the output of the corresponding decoder, and the output - to the input of the corresponding amplifier. FIG. 1 shows a block diagram of the proposed device; in fig. 2 - time diagram of the device.

Выход генератора 1 тактовых импульсовGenerator 1 clock output

соединен со счетным входом счетчика-делител 2, входом формировател 3 блокирующего напр жени , входом синхронизатора 4 и счетным входом след щего счетчика 5.connected to the counting input of the counter-divider 2, the input of the blocking voltage generator 3, the input of the synchronizer 4, and the counting input of the tracking counter 5.

Выход счетчика-делител 2 соединен со входом формировател 6 двух равных и сдвинутых на четверть периода синусоидальных напр жений , необходимых дл питани фазового датчика 7. Выход фазового датчика 7 соединен со входом формировател 8 фазовыхThe output of the splitter counter 2 is connected to the input of the former 6 of two sinusoidal voltages equal to one quarter of the period required for powering the phase sensor 7. The output of the phase sensor 7 is connected to the input of the phaseformer 8 phase

импульсов, выход которого соединен со входом вентил 9. Другой вход вентил 9 соединен с выходом формировател 3 блокирующего напр жени , а его выход - с первым входом синхронизатора 4. Один выход синхронизатора 4 св зан с первыми входами двух схем «И 10 и 11, вторые входы которых соединены с выходами дешифраторов 12 и 13. Входы последних св заны с выходами разр дов след щего счетчика 5, вход установки в нульpulses, the output of which is connected to the input of the valve 9. The other input of the valve 9 is connected to the output of the blocking voltage forming device 3, and its output - to the first input of the synchronizer 4. One output of the synchronizer 4 is connected to the first inputs of the two And 10 and 11 circuits, the second inputs of which are connected to the outputs of the decoders 12 and 13. The inputs of the latter are connected to the outputs of the bits of the following counter 5, the input to zero

которого соединен с другим выходом синхронизатора 4. Выходы схем «И 10 и II соединены со входами усилителей 14 и 15, выходы которых вл ютс выходами устройства. Позиции , представленные на фиг. 2, соответствуют номерам блоков на фиг. 1, а индексы I и П - номерам выходов блока 4. Устройство работает следующим образом. Импульсы напр жени с выхода генератора 1 тактовых импульсов поступают на входwhich is connected to another output of the synchronizer 4. The outputs of the circuits And 10 and II are connected to the inputs of amplifiers 14 and 15, the outputs of which are the outputs of the device. The positions shown in FIG. 2 correspond to the block numbers in FIG. 1, and the indices I and P are the numbers of the outputs of block 4. The device operates as follows. The voltage pulses from the output of the generator 1 clock pulses are fed to the input

счетчика-делител 2. С выхода последнего на вход формировател 6 синусоидальных напр жений поступают два сдвинутых на четверть периода пр моугольных напр жени , из которых формируютс два равных и сдвинутых наcounter divider 2. From the output of the latter to the input of the former 6 sinusoidal voltages, two quarter-period rectangular voltages are received, from which two equal and shifted

90 эл. град, синусоидальные напр жени , необходимые дл питани фазового датчика 7. Напр жение с выходной обмотки фазового датчика 7, сдвинутое по фазе относительно одного из нитающих напр жений и пропорциональное углу поворота ротора фазового90 el. hail, sinusoidal voltages required to power the phase sensor 7. The voltage from the output winding of the phase sensor 7, is phase-shifted relative to one of the stresses and proportional to the rotation angle of the phase rotor

датчика 7, поступает на вход формировател 8 фазовых импульсов, где в момент перехода синусоидального напр жени через нулевой уровень формируютс короткие пр моугольные импульсы (фазовые импульсы).sensor 7, is fed to the input of the imaging unit 8 phase pulses, where at the time of the transition of a sinusoidal voltage through the zero level short rectangular pulses (phase pulses) are formed.

Фазовый импульс поступает на один вход вентил 9, на другой вход которого поступает импульс запрета с выхода формировател 3 блокирующего напр жени . Длительность импульса запрета превышает длительность фазового импульса, включа величину его дрожани во времени. Такое дрожание неизбежно возникает под действием различных помех (электромагнитных, электростатических помех по цеп м питани и т. д.). Это эквивалентно перемещению фазового импульса и в точках, кратных величине выбранной дискретности , приводит к по влению неопределенности в статическом режиме (отсутствует изменение фазы напр жени фазового датчика 7) и ложных импульсов в динамическом режиме (имеет место приращение фазы напр жени фазового датчика 7).The phase impulse arrives at one input of the valve 9, to the other input of which a inhibit impulse comes from the output of the blocking voltage 3. The duration of the inhibit pulse exceeds the duration of the phase pulse, including the magnitude of its jitter in time. Such jitter inevitably occurs under the influence of various interferences (electromagnetic, electrostatic interferences on the power supply lines, etc.). This is equivalent to moving the phase pulse and at points multiple of the selected discreteness causes uncertainty in the static mode (there is no change in the phase voltage of the phase sensor 7) and spurious pulses in the dynamic mode (there is an increment in the phase voltage of the phase sensor 7).

Импульс запрета, поступающий на вход вентил 9, располагаетс во времени симметрично относительно границ соседних периодов напр жени генератора 3 тактовых импульсов (см. фиг. 2). Така блокировка исключает вли ние дрожани фазового импульса на работу устройства.The inhibition impulse arriving at the input of the valve 9 is located in time symmetrically with respect to the boundaries of the adjacent periods of the generator voltage of 3 clock pulses (see Fig. 2). Such a lock prevents the jitter of the phase pulse from affecting the operation of the device.

Фазовый импульс, пройд через вентиль 9. поступает на первый вход синхронизатора 4, который осуществл ет прив зку к нему двух ближайщих соседних пауз между тактовыми импульсами. Перва пауза по вл етс на одном выходе синхронизатора 4, втора - на его другом выходе. Сигнал с одного выхода синхронизатора 4 поступает на входы двух схем «И 10 и И, на вторые входы которых поступают импульсы с выходов дешифраторов 12 и 13. Сигнал с другого выхода синхронизатора 4 поступает на вход установки в нуль след щего счетчика 5. Сигнал на выходе дешифратора 12 по вл етс только на тот промежуток времени, когда все разр ды след щего счетчика 5 наход тс в состо нии «О. Сигнал на выходе дешифратора 13 по вл етс тогда, когда в младшем разр де след щего счетчика 5 записан «О, а в остальных- «1.The phase impulse passed through the valve 9. Arrives at the first input of the synchronizer 4, which assigns to it the two nearest adjacent pauses between the clock pulses. The first pause appears on one output of synchronizer 4, the second - on its other output. The signal from one output of the synchronizer 4 is fed to the inputs of two circuits And 10 and I, the second inputs of which receive pulses from the outputs of the decoders 12 and 13. The signal from the other output of the synchronizer 4 goes to the input of the setting to zero of the next counter 5. The output signal decoder 12 appears only for the time when all bits of the follow counter 5 are in the state "O. The signal at the output of the decoder 13 appears when, in the lower order of the follow-up counter 5, "O is recorded, and in the others," 1.

Таким образом, между задним фронтом импульса дешифратора 13 и передним фронтом импулыа дешифратора 12 имеетс промежуток времени п, равный периоду импульсов тактовой частоты. При неподвижном роторе фазового датчика 7 импульс первого выхода синхронизатора 4 находитс внутри промежутка времени #„, не проходит через схемы «И 10 и 11, а следовательно, и на выходы устройства. Сигнал со второго выхода синхронизатора 4, вл ющийс сигналом обратной св зи, совпадает с нулевым состо нием всех разр дов след щего счетчика 5 и ПОЭТОМУ не мен ет их состо ни . Таким образом, ил1пульс обратной св зи и передний фронт напр жени старшего разр да след щего счетчика 5,Thus, between the falling edge of the pulse of the decoder 13 and the leading edge of the pulse of the decoder 12, there is a time interval n equal to the period of the clock frequency pulses. With a stationary rotor of the phase sensor 7, the pulse of the first output of the synchronizer 4 is inside the time interval #, does not pass through the circuits And 10 and 11, and consequently, to the outputs of the device. The signal from the second output of the synchronizer 4, which is the feedback signal, coincides with the zero state of all bits of the next counter 5 and therefore does not change their state. Thus, the feedback pulse and the leading edge of the high voltage of the follow counter 5,

совпадающий с моментом его обнулени , наход тс в одном периоде тактовых импульсов .coinciding with the moment of its zeroing, are in the same period of clock pulses.

При повороте ротора фазового датчика 7When turning the rotor of the phase sensor 7

в ту или иную сторону на величину, превышающую выбранную дискретность, в синхронизаторе 4 произойдет «переприв зка, и сигналы на его первом и втором выходах сдвинутс на один такт в соответствующуюin one direction or another, by an amount greater than the selected discreteness, in synchronizer 4, a “re-positioning will occur, and the signals on its first and second outputs will be shifted by one cycle to the corresponding

сторону. Импульс с первого выхода синхронизатора 4 окажетс совпадающим во времени с импульсом дешифратора 12 или 13 и пройдет на выход схемы «И 10 или 11, фиксиру тем самым происшедшее увеличениеthe side. The pulse from the first output of the synchronizer 4 will coincide in time with the pulse of the decoder 12 or 13 and will pass to the output of the circuit "And 10 or 11, thereby fixing the resulting increase

(уменьшение) сдвига фазы напр жени фазового датчика 7. Импульс обратной св зи, следующий за импульсом с первого выхода синхронизатора 4 с опозданием на один такт, установит все разр ды след щего счетчика 5(decrease) the phase shift of the voltage of the phase sensor 7. A feedback pulse following the pulse from the first output of the synchronizer 4 with a delay of one clock cycle will set all bits of the follow counter 5

в нулевое состо ние, сдвинув тем самым во времени в ту же сторону момент его переполнени .to the zero state, thereby shifting in the same direction in time to the moment of its overflow.

Это означает, что в ту же сторону сдвинетс передний фронт старшего разр да след щегоThis means that the leading edge of the next bit will move in the same direction.

счетчика 5 и импульсы дешифраторов 12 и 13, а фазовый импульс вновь окажетс в промежутке tn. Таким образом, фаза выходного напр жени старшего разр да след щего счетчика 5 «следит за положением фазовогоcounter 5 and the pulses of the decoders 12 and 13, and the phase pulse will again be in the interval tn. Thus, the phase of the output voltage of the higher discharge of the follow counter 5 "monitors the position of the phase

импульса с посто нным сдвигом в два периода тактовых импульсов и с рассогласованием не более одного периода тех же импульсов. Как только рассогласование превысит эту величину , произойдет принудительный сдвиг фазыpulse with a constant shift in two periods of clock pulses and with a mismatch of no more than one period of the same pulses. As soon as the mismatch exceeds this value, a forced phase shift will occur.

выходного напр жени старшего разр да след щего счетчика 5 с одновременным по влением импульса на соответствующем выходе устройства.the output voltage of the higher voltage of the follow counter 5 with the simultaneous appearance of a pulse at the corresponding output of the device.

Следует отметить, что дл по влени сигнала на выходе устройства недостаточно, чтобы импульс с первого выхода синхронизатора 4 оказалс вне промежутка между импульсами дешифраторов 12 и 13. Дополнительно необходимо, чтобы он совпал во времени с одним из импульсов дешифраторов 12, 13. Такое построение сделало устройство нечувствительпь м к сбо м любого логического элемента, за исключением младшего разр да след щего счетчика 5. Указанные сбои вывод т импульс не только за пределы промежутка /„, но и за пределы длительности импульсов дешифраторов 12 и 13. Дл уменьшени веро тности сбо устройства при сбо х младшего разр да след щего счетчика 5 этотIt should be noted that for the signal at the output of the device it is not enough that the pulse from the first output of synchronizer 4 is out of the gap between the pulses of the decoders 12 and 13. Additionally, it is necessary that it coincides in time with one of the decoders pulses 12, 13. This construction made the device is insensitive to failure of any logical element, with the exception of the low-order bit of the follow-up counter 5. The indicated failures take the impulse not only beyond the interval / ', but also beyond the length of the decryption pulses tori 12 and 13. To reduce the likelihood of SBO SBO device when x least significant bit servo this counter 5

разр д может быть выполнен мажоритарным, например, с применением выборки двух и.трех .the discharge can be made majoritarian, for example, using a sample of two and three.

Использование выходного импульса синхронизатора 4 в качестве импульса обратнойUsing the output pulse of the synchronizer 4 as a reverse pulse

св зи след щей системы позвол ет ликвидировать по вившийс сбой в течение одногс периода выходного напр жени фазового датчика 7.connection of the servo system allows you to eliminate the failure during the one period of the output voltage of the phase sensor 7.

Таким образом, предлагаемое устройстве имеет не только высокую помехозащищеНThus, the proposed device has not only a high noise immunity.

77

ность, но и способно быстро восстанавливать свою работоспособность при по влени х сбоев без потери информации.but it is also able to quickly restore its working capacity in the event of a failure without loss of information.

Предмет изобретени Subject invention

Преобразователь фаза - последовательность импульсов, содержащий усилители, генератор тактовых импульсов, соединенный со входами формировател блокирующего напр жени и счетчика-делител , подключенного через последовательно соединенные формирователь синусоидальных напр жений, фазовый датчик и формирователь фазовых импульсов к первому входу вентил , ко второму входу которого подключен выход формировател блокирующего напр жени , отличающийс Phase converter - a sequence of pulses containing amplifiers, a clock pulse generator connected to the inputs of a blocking voltage generator and a counter-divider connected through serially connected sinusoidal voltage driver, a phase sensor and a phase pulse generator to the first input of the valve, to the second input of which is connected blocking voltage driver output, differing

тем, что, с целью повышени помехоустойчивости и надежности работы устройства, в него введены след щий счетчик, синхронизатор, дешифраторы и схемы «И, причем счетныйby the fact that, in order to improve the noise immunity and reliability of the device, the following counter, synchronizer, descramblers and “And,

вход след щего счетчика соединен с выходом генератора тактовых импульсов, выходы разр дов след щего счетчика соединены с входами деп ифраторов, вход установки в нуль след щего счетчика соединен с первым выходом синхронизатора, первый вход которого соединен с выходом вентил , второй вход - с выходом генератора тактовых импульсов, второй выход с первыми входами схем «И, второй вход каждой из которых соединен с выходом соответствующего дешифратора, а выход-со входом соответствующего усилител .the input of the next counter is connected to the output of the clock generator, the outputs of the bits of the next counter are connected to the inputs of the depositors, the input to the zero of the next counter is connected to the first output of the synchronizer, the first input of which is connected to the output of the valve clock pulses, the second output with the first inputs of the circuits "And, the second input of each of which is connected to the output of the corresponding decoder, and the output with the input of the corresponding amplifier.

гЧИHCI

i7i7

8t:IXOg 18t: IXOg 1

SbiwdZSbiwdz