SU1569979A1 - Subtracting counting device with controllable scaling ratio - Google Patents

Subtracting counting device with controllable scaling ratio Download PDF

Info

Publication number
SU1569979A1
SU1569979A1 SU884611689A SU4611689A SU1569979A1 SU 1569979 A1 SU1569979 A1 SU 1569979A1 SU 884611689 A SU884611689 A SU 884611689A SU 4611689 A SU4611689 A SU 4611689A SU 1569979 A1 SU1569979 A1 SU 1569979A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
inputs
input
subtracting
counting
Prior art date
Application number
SU884611689A
Other languages
Russian (ru)
Inventor
Сергей Антонович Шоботенко
Галина Геннадьевна Кузнецова
Original Assignee
Предприятие П/Я М-5199
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5199 filed Critical Предприятие П/Я М-5199
Priority to SU884611689A priority Critical patent/SU1569979A1/en
Application granted granted Critical
Publication of SU1569979A1 publication Critical patent/SU1569979A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к импульсной технике, в частности к устройствам подсчета тактовых импульсов и формировани  выходных импульсов с заданной частотой и задержкой в измерительной аппаратуре и системах автоматического управлени  и контрол . Целью изобретени   вл етс  повышение функциональной надежности. Цель достигаетс  тем, что в вычитающее устройство, содержащее дешифратор, мультиплексор, вычитающий счетчик, дополнительный вычитающий счетчик, введены цифровой компаратор и элемент И. При превышении кодом на выходе вычитающего счетчика допустимого значени  обеспечиваетс  возврат устройства в исходную кодовую последовательность. 1 ил.The invention relates to a pulse technique, in particular to devices for counting clock pulses and generating output pulses with a predetermined frequency and delay in measuring equipment and automatic control and monitoring systems. The aim of the invention is to increase functional reliability. The goal is achieved by introducing a digital comparator and element I into a subtractor containing a decoder, a multiplexer, a subtracting counter, an additional subtracting counter, and when the output code of the subtracting counter exceeds the allowable value, the device returns to the original code sequence. 1 il.

Description

Изобретение относитс  к импульсной технике, в частности к устройствам подсчета тактовых импульсов и формировани  выходных импульсов с заданной частотой и задержкой в измерительной аппаратуре и системах автоматического управлени  и контрол .The invention relates to a pulse technique, in particular to devices for counting clock pulses and generating output pulses with a predetermined frequency and delay in measuring equipment and automatic control and monitoring systems.

Целью изобретени   вл етс  повышение функциональной надежности устройства .The aim of the invention is to increase the functional reliability of the device.

На чертеже изображена структурна  схема предлагаемого устройства.The drawing shows a structural diagram of the proposed device.

Вычитающее счетное устройство с управл емым коэффициентом пересчета содержит дешифратор 1, мультиплексор 2, вычитающий счетчик 3, дополнительный вычитающий счетчик 4, счетный вход вычитающего счетчика 3, соединен со счетным входом 5 устройства, а информационные входы вычитающего счетчика 3 соедине .ь с соответствующими входами 6 задани  коэффициента пересчета устройства, счетный вход и вход разрешени  записи параллельного кода дополнительного вычитающего счетчика 4 соединены соответственно со счетным входом вычитающего счетчика 3 и выходом мультиплексора 2, адресные входы которого  вл ютс  входами 7 задани  временной задержки, информационные /входы мультиплексора 2 соединены с соответствующими выходами дешифратора 1, входы которого соединены соответственно с выходами вычитающего счетчика 3, информационные входы которого соединены с соответствующими информационными входами дополнительного вычитающего счетчика 4, группа выходов вычитающего счетчика 3 соединена с первой группой входов цифрового компаратора 8, втора  группа входов которого соединена с , входами задани  коэффициента пересчеСПA subtractive counting device with a controlled conversion factor contains decoder 1, multiplexer 2, subtractive counter 3, additional subtractive counter 4, the counting input of the subtractive counter 3 are connected to the counting input 5 of the device, and the information inputs of the subtractive counter 3 connect to the corresponding inputs 6 setting the conversion factor of the device, the counting input and the write enable input of the parallel code of the additional subtractive counter 4 are connected respectively to the counter input of the subtractive counter 3 and the multiplexer 2, whose address inputs are the time delay setting inputs 7, the information / inputs of the multiplexer 2 are connected to the corresponding outputs of the decoder 1, whose inputs are connected respectively to the outputs of the reading counter 3, the information inputs of which are connected to the corresponding information inputs of the additional reading reading 4, the group of outputs of the subtractive counter 3 is connected to the first group of inputs of the digital comparator 8, the second group of inputs of which is connected to the inputs back no factor perescheSP

о со со 1about Stock 1

соwith

та устройства, а инверсный выход Больше компаратора 8 и инверсный выход Заем вычитающего счетчика 3 соединены с входами элемента И 9, выход которого соединен с инверсным входом разрешени  записи параллельного кода вычитающего счетчика 3.This device, and the inverse output of the More comparator 8 and the inverse output of the subtractive counter 3 are connected to the inputs of the And 9 element, the output of which is connected to the inverting input of the write resolution of the parallel subtractive counter code 3.

Устройство работает следующим об- разом.The device works as follows.

Если код в вычитающем счетчике 3 не превышает кода на входах 6, устройство работает в требуемом режиме.При этом на входы 6 подаемс  код, опреде- л ющий модуль пересчета устройства, а на входы 7 - код, определ ющий временной сдвиг. Счетчик 3 под воздействием импульсов, поступающих на вход 5 устройства, работает в режиме вычи- тани  и код на его выходе уменьшаетс  После достижени  нулевого кода по вление входного импульса вызывает по вление сигнала разрешени  записи на его выходе заема и в счетчик 3 записы ваетс  код К с входов 6. Таким образом , на выходах счетчика 3 формируетс  последовательность кодов с периодом Т К + 1/fex, где fex - частота входного сигнала. Счетчик 4 работает также в режиме вычитани , причем код К в него записываетс  в момент, когда на выходе дешифтатора 1, соответствующем включенному входу мультиплексора 2, по вл етс  сигнал разрешени  записи . Таким образом, код на выходах счетчиков 3 и 4 измен етс  синхронно от К до нулевого значени , причем на выходе счетчика 4 также изменени  сдвинуты во времени на Тэ ()/f.x где М - код на входах 7. Если при включении или из-за сбо  в работе (например, из-за воздействи  помех) происходит сбой в работе счетчика 3 и ход в нем становитс  больше кода на входах 6, срабатывает компаратор 8 и с етчик 3 устанавливаетс  в допустимоIf the code in subtractive counter 3 does not exceed the code on inputs 6, the device operates in the required mode. At the same time, inputs 6 are fed with a code defining the unit's recalculation module, and inputs 7 - a code defining the time shift. The counter 3 under the influence of pulses arriving at the input 5 of the device operates in the subtraction mode and the code at its output decreases. When the zero code is reached, the appearance of the input pulse causes the recording permission signal to appear at its output of the loan and the counter K is written to the counter 3. from inputs 6. Thus, at the outputs of counter 3, a sequence of codes is formed with a period T K + 1 / fex, where fex is the frequency of the input signal. Counter 4 also operates in the subtraction mode, and the K code is written to it at the moment when the write enable signal appears at the output of the decoder 1 corresponding to the included input of the multiplexer 2. Thus, the code at the outputs of counters 3 and 4 changes synchronously from K to zero, and at the output of counter 4, the changes are also shifted in time by Te () / fx where M is the code at inputs 7. If you turn it on or because malfunction (for example, due to interference), the counter 3 fails and the stroke in it becomes greater than the code on the inputs 6, the comparator 8 is triggered and with a 3 it is set to permissible

кодовое состо ние. Таким образом,обеспечиваетс  повышенна  надежность функционировани  вычитающего устройства.code state. Thus, the reliability of the subtractor device is improved.

Claims (1)

Формула изобретени Invention Formula Вычитакщее счетное устройство с управл емым коэффициентом пересчета, содержащее дешифратор, мультиплексор, вычитающий счетчик, дополнительный вычитающий счетчик, счетный вход вычитающего счетчика соединен со счетным входом устройства, а информационные входы вычитающего счетчика соединены с соответствующими входами задани  коэффициента пересчета устройства, счетный вход разрешени  записи параллельного кода дополнительного вычитающего счетчика соединен соответственно со счетным входом вычитающего счетчика и выходом мультиплексора, адресные входы которого соединены с входами задани  временной задержки, информационные входы мультиплексора соединены с выходами дешифратора, входы которого соединены с выходами вычитающего счетчика , информационные входы которого соединены с соответствующими информационными входами дополнительного вычитающего счетчика, отличающее- с   тем, что, с целью повышени  функциональной надежности, в него введен цифровой компаратор и элемент И, перва  группа входов цифрового компаратора соединена с выходами вычитающего счетчика, втора  группа входов которого соединена с входами задани  коэффициентов пересчета устройства, инверсный выход Больше компаратора соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с инверсными выходами заема вычитающего счетчика и его входом разрешени  записи параллельного кода.Subtracting counting device with controlled conversion factor, containing decoder, multiplexer, subtracting counter, additional subtracting counter, counting input of the subtracting counter are connected to the counting input of the device, and information inputs of the counting counter are connected to the corresponding inputs of setting the conversion factor of the device, counting input of the parallel recording resolution the code of the additional subtractive counter is connected respectively to the counter input of the subtractive counter and the multiplex output The corr, the address inputs of which are connected to the inputs of the time delay, the information inputs of the multiplexer are connected to the outputs of the decoder, the inputs of which are connected to the outputs of the subtracting counter, the information inputs of which are connected to the corresponding information inputs of the additional subtractive counter, which differs from functional reliability, a digital comparator and an element I are entered into it, the first group of inputs of a digital comparator is connected to the outputs of a subtracting counter, group torus whose input is connected to the reference input unit conversion factors More inverse output of the comparator is connected to a first input of AND gate, a second input and whose output is connected respectively to inverted outputs of the subtractor borrow counter and its write enable input of a parallel code.
SU884611689A 1988-11-30 1988-11-30 Subtracting counting device with controllable scaling ratio SU1569979A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884611689A SU1569979A1 (en) 1988-11-30 1988-11-30 Subtracting counting device with controllable scaling ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884611689A SU1569979A1 (en) 1988-11-30 1988-11-30 Subtracting counting device with controllable scaling ratio

Publications (1)

Publication Number Publication Date
SU1569979A1 true SU1569979A1 (en) 1990-06-07

Family

ID=21412164

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884611689A SU1569979A1 (en) 1988-11-30 1988-11-30 Subtracting counting device with controllable scaling ratio

Country Status (1)

Country Link
SU (1) SU1569979A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fadrhous J. Obousmerne synchro- nui ciface. - Sdelovaitechnika, 1974, № 8. Авторское свидетельство СССР N 1480122, кл. Н 03 К 23/66, 26.11.87. *

Similar Documents

Publication Publication Date Title
ES2102938B1 (en) PHASE FLUCTUATION REDUCTION SYSTEM IN DIGITAL DEMULTIPLEXERS.
SU1569979A1 (en) Subtracting counting device with controllable scaling ratio
SU1471193A1 (en) Optimal fibonacci p-code checker
SU1179349A1 (en) Device for checking microprograms
SU407237A1 (en) DIGITAL RECORDER OF SINGLE-PULSE PULSE
SU1381565A1 (en) Multichannel commutator
SU1714599A1 (en) Programmable controller
SU1334108A1 (en) Device for tolerance check of frequency
SU1727200A1 (en) Device for conversion of series code to parallel code
SU1589264A1 (en) Device for information input
SU1594541A1 (en) Device for convolution by arbitrary modulus
SU1174919A1 (en) Device for comparing numbers
SU1424058A1 (en) Variable delay unit
SU1737727A1 (en) Controlled frequency divider with fractional division ratio
SU506046A1 (en) Device for reading a signal from a magnetic carrier
SU1290423A1 (en) Buffer storage
SU1636792A1 (en) Phase shift meter
SU1765814A1 (en) Time mark generating device
SU1709293A2 (en) Device for information input
SU1256181A1 (en) Pulse repetition frequency multiplier
SU1767700A1 (en) Binary-to-nonposition fibonacci code converter
SU1283976A1 (en) Number-to-pulse repetition period converter
SU1659997A1 (en) Comparison number device
SU1242831A1 (en) Digital accelerometer
SU739526A1 (en) Device for comparing two numbers