SU412604A1 - - Google Patents

Description

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

адресаций 4 осуществл ют последовательную выборку микрокоманд из накопителей .микрокоманд по пеп м Р, 10 и 7, 8 соответственно. Одновременно схема тождественности 6 сравнивает текущий очередной адрес выборки микрокоманд с адресной частью инструкции, поступающей из дополнительного блока адресаций 5. В случае их совпадени  схема тождественности 6 засылает сигнал в блок управлени  /, который прекращает выборку микрокоманд и разрещает засылку адресов (определ ющих новую ветвь микропрограммы) из дополнительного блока адресаций 5 в основной блок адресаций 4. При несовпадении ц дресов пор док выборки микрокоманд не измен етс . Система адресаций построена таким образом, что без необходимости пропуска микротактов в местах разветвлени  микропрограмм обеспечиваетс  образование адресов микрокоманд с частотой в два раза больщей, чем

1

зу + оп

где isy - врем  задержки сигналов микроопераций на выходах ЗУ относительно момента подачи сигнала считывани  соответствующей микрокоманды;

о11 - врем  выполнени  микрооперации переадресации.

ЛТикрокоманды считываютс  попеременно с первого 2 и второго 3 накопителей, причем импульс считывани  на один накопитель подаетс  до того, как по вл ютс  сигналы микрокоманды на выходе другого накопител . Импульс последующего считывани  подаватьс  на один и тот же накопитель только после того, как сигналы, соответствующие предшествующей считываемой с этого накопител  микрокоманде, реализовали необходимые микрооперации. Поэтому частота считывани  микрокоманд в предлагаемом устройстве

/

Адресацию неразветвленых частей микропрограмм осуществл ет основной блок адресаций , построенный в виде двухтактного счетчика . При этом одновременно с подачей импульса считывани  на первый накопитель (по цепи 9) импульсом того же такта производител  переадресаци  триггеров счетчика, св запных со вторым накопителем, и наоборот. Так как задание адреса последующей микрокомапды происходит без участи  выходов накопителей, частота считывани  микрокоманд не должна только превышать частоту работы счетчика. Адресацию микрокоманд в местах разветвлени  микропрограмм, а также ожидани  в определенных .местах микропрограмм обеспечивает дополнительный блок адресаций 5, получающий тактирующие импульсы из блока управлени  / (по цеп м 14). При этом реализуютс 

особые инструкции, фиксированные в накопителе инструкций блока 5. Так как в микропрограммах распространенного типа условных переходов и прерываний значительно меньше, 5 чем безусловных переходов от микрокоманды к микрокоманде, требуема  емкость накопителей инструкций намного (в 5-10 раз) меньще , чем обща  .ейкость накопителей микрокоманд .

10 Дл  считывани  инструкций с накопител  служит тактовый импульс U (поступающий по цепи 24), как только в блоке управлени  / образуетс  сигнал, что предшествующа  инструкци  реализована. Инструкции реализуютс  15 (при наличии сигнала о необходимости реализации инструкции) импульсом f/2. Инструкци  содержит всю необходимую информацию дл  определени  момента ее выполнени , информацию дл  осуществлени  при ее реализации

20 условной переадресации или установки начала ожидани  и выхода из ожидани . Основна  иде , заложенна  в основу построени  дополнительного блока адресаций 5 и блока управлени  /, состоит в том, что момент выполнени  инструкции (а следовательно, такт условной переадресации или такты ожидани ) определ етс  не сигналами микроопераций на выходах /I/ накопителей микрокоманд, а адресом микрокоманды, содержащимс  в основных триггерах счетчика основного блока адресаций 4. Этот адрес сопоставл етс  схемой тождественности 6 с адресом перехода инструкции , подготовленной дл  реализации в блоке 5. Командой начала реализации инструкции  вл етс  сигнал тождественности в цепи . ,13, выдаваемый схемой тождественности. Переход на новую выполн емую операцию вызываетс  сигналом микрооперации приема кода новой операции, подаваемым с одного выхода

0 второго накопител  микрокоманд 3 по цеп м 19 и 16. Этот сигнал подаетс  после реализации микропрограммы текущей операции и по цепи 18 засылает код новой операции из внешних устройств, а по цепи 16 устанавливает в

5 блоке управлени  .1 режим смены кода операции . В режиме смены кода операции с помощью импульса и (по цепи 24) считываетс  инструкци , адресом которой  вл етс  новый код операции. Эта инструкци  содержит только первый и второй адреса ветвлени , которые импульсом U2 в режиме смены операции засылаютс  соответственно в дополнительные триггеры счетчика блока 4 (сигнал по цепи 22) и дополпительные триггеры счетчика блока 5

5 (сигнал по цепи 30). Одновременно с этой засылкой в блоке управлени  / режим смены кода операции прекращаетс .

Предмет изобретени 

0 Микропрограммное устройство управлени , содержащее основной и дополнительный блоки адресаций, св занные с блоком управлени  и первым накопителем микрокоманд, отличающеес  тем, что, с целью повышени  быстрс)5 действи  устройства, оно содержит схему тождественности и второй накопитель микрокоманд , входы каждого накопител  соединены с основным блоком адресаций, св занным со

схемой тождественности, котора  соединена с дополнительным блоком адресаций и блоком управлени .