SU411608A1

SU411608A1 -

Info

Publication number: SU411608A1
Application number: SU1712835A
Authority: SU
Priority date: 1971-11-09
Filing date: 1971-11-09
Publication date: 1974-01-15

Description

1

Изобретение относитс к области вычислительной техники и может найти применение при построении дискретных устройств, использующих динамическую логику на ИДПтранзисторах .

Известны триггеры со счетным входом, содержащие три каскада на МДП-транзисторах, соединенных последовательно через проходные транзисторы, затворы которых подключены к шинам тактовых импульсов.

Предложенное устройство отличаетс от известных тем, что в нем первый каскад содержит два логических транзистора, стоки которых соединены с выходом этого каскада, а затвор первого логического транзистора соединен с выходной шиной триггера и с истоком второго логического транзистора, затвор которого подключен к входной щине триггера и к истоку первого логического транзистора , что значительно повышает надежность триггера и упрощает его конструкцию.

На фиг. 1 показана схема предлагаемого триггера со счетным входом в двухтактных устройствах; на фиг. 2 - диаграмма тактовых импульсов на шинах.

Триггер со счетным входом, построенный на МДП-транзисторах, содержит каскады 1-3, соединенные последовательно через проходные транзисторы 4 и 5, затворы которых соединены соответственно с шинами Ф1 и Ф2 тактовых импульсов.

Первый каскад триггера содержит логические транзисторы 6 и 7, стоки которых соединены с выходом первого каскада 8, а истоки соответственно с входной и выходной шинами 9 и 10 триггера.

Если в исходном состо нии на входной шине 9 действует уровень логической «1, то логический транзистор 6 закрыт и при действии тактовых импульсов на шинах Ф1 и Ф2 на выходной шине 10 триггера регенерируетс записанное значение информации. Если на входной шине 9 действует уровень логического

«О, то закрываетс логический транзистор 7, а исток логического транзистора 6 подключаетс к общей шине через низкое внутреннее сопротивление источника входных сигналов. В этом случае при действии тактовых импульсов на шинах Ф1 и Ф2 выходное значение информации в триггере мен етс на противоположное .

Предмет изобретени

Триггер со счетным входом, содержащий три каскада на МДП-транзисторах, соединенных последовательно через проходные МДП-транзисторы , затворы которых подключены к шинам тактовых импульсов, отличающийс тем, что, с целью повышени надежности

и упрощени триггера, в нем первый каскад содержит два логических транзистора, стоки которых соединены с выходом этого каскада, а затвор первого логического транзистора соединен с выходной шиной триггера и с истоком второго логического транзистора, затвор которого подключен к входной шине триггера и к истоку первого логического транзистора.